

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平10-98695

(43) 公開日 平成10年(1998) 4月14日

(51) Int.Cl.<sup>6</sup>

識別記号

F I

H 0 4 N 7/01

H 0 4 N 7/01

J

G 0 6 T 3/40

H 0 3 M 7/30

B

H 0 3 M 7/30

G 0 6 F 15/66

3 5 5 C

審査請求 未請求 請求項の数11 F D (全 23 頁)

(21) 出願番号 特願平8-271739

(22) 出願日 平成8年(1996) 9月21日

(71) 出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72) 発明者 内田 真史

東京都品川区北品川6丁目7番35号 ソニ  
ー株式会社内

(72) 発明者 近藤 哲二郎

東京都品川区北品川6丁目7番35号 ソニ  
ー株式会社内

(72) 発明者 堀土 賢

東京都品川区北品川6丁目7番35号 ソニ  
ー株式会社内


(74) 代理人 弁理士 杉浦 正知

(54) 【発明の名称】 画像情報変換装置および方法並びに積和演算装置

(57) 【要約】

【課題】 SD画像からHD画像へ変換処理を行う場合、その画像の特性に応じて、最適な変換処理を行うための推定式のタップ数が選択できる。

【解決手段】 タップ選択パラメータ算出回路3では、領域切り出し回路2によって、切り出された全てのSDデータのダイナミックレンジDR<sub>all</sub>と一部のダイナミックレンジDR<sub>partial</sub>との比DR<sub>ratio</sub>が求められる。クラスコード発生回路8では、空間クラスと動きクラスmv-classからクラスコードclassが生成され、そのclassをアドレスとしてROMテーブル9、10から係数データが読み出される。推定演算回路13では、25画素からなる線形推定式によって、HDデータが生成され、推定演算回路14では、15画素からなる線形推定式によって、HDデータが生成される。切換回路15では、DR<sub>ratio</sub>としきい値とが比較され、その比較結果に応じてHDデータが選択され、出力される。



**【特許請求の範囲】**

【請求項1】 第1のデジタル画像信号を、より画素数の多い第2のデジタル画像信号に変換するようにした画像情報変換装置において、

上記第1のデジタル画像信号から所定の位置の画素データを切り出す画素切り出し手段と、

上記画素切り出し手段により切り出された上記画素データのレベル分布のパターンを検出し、上記パターンに基づいて、推定しようとする画素データが属するクラスを決定してクラス情報を出力するクラス決定手段と、

上記第1のデジタル画像信号を、上記第2のデジタル画像信号に変換するための情報である推定式の係数データが上記クラス毎に記憶されており、上記クラス決定手段からの上記クラス情報に応じて上記係数データを出力する係数データ記憶手段と、

上記第1のデジタル画像信号から切り出された第1のタップまたは上記第1のタップより長い第2のタップの画素データと、上記係数データとの線形結合からなる推定式を用いて上記第2のデジタル画像信号の予測値を生成する画像信号生成手段とを有し、

上記第1および第2のタップによる処理を切り換えるようにしたことを特徴とする画像情報変換装置。

【請求項2】 請求項1に記載の画像情報変換装置において、

推定しようとする上記第2のデジタル画像信号の画素データが平坦部内に位置し、且つ上記平坦部の近傍にエッジが存在するか否かを判定する判定手段を設け、上記判定手段の判定結果に基づいて上記第1および第2のタップによる処理を切り換えるようにしたことを特徴とする画像情報変換装置。

【請求項3】 請求項1に記載の画像情報変換装置において、

上記第1のタップに対応する係数データを記憶する第1のメモリと、

上記第2のタップに対応する係数データを記憶する第2のメモリと、

上記第1のデジタル画像信号から上記第1のタップの画素データを切り出す第1の領域切り出し手段と、

上記第1のデジタル画像信号から上記第2のタップの画素データを切り出す第2の領域切り出し手段と、

上記第1の領域切り出し手段からの画素データと、上記第1のメモリからの係数データとを用いて上記推定式によって第1の予測値が生成される第1の演算手段と、

上記第2の領域切り出し手段からの画素データと、上記第2のメモリからの係数データとを用いて上記推定式によって第2の予測値が生成される第2の演算手段とからなることを特徴とする画像情報変換装置。

【請求項4】 請求項1に記載の画像情報変換装置において、

推定しようとする上記第2のデジタル画像信号の画素

データが平坦部内に位置し、且つ上記平坦部内の近傍にエッジが存在する条件が成立する場合は、上記第1のタップの処理を選択し、上記条件が成立しない場合は、上記第2のタップの処理を選択するようにしたことを特徴とする画像情報変換装置。

【請求項5】 請求項4に記載の画像情報変換装置において、

上記第1のタップの複数の画素データのダイナミックレンジと、上記第2のタップの複数の画素データのダイナミックレンジとの比によって上記第1および第2のタップの処理の一方を選択するようにしたことを特徴とする画像情報変換装置。

【請求項6】 請求項1に記載の画像情報変換装置において、

上記係数データ記憶手段に記憶される上記係数データは、予め学習によって、獲得され、上記係数データの学習方法は、

第2のデジタル画像信号を上記第2のデジタル画像信号より画素数の少ない第1のデジタル画像信号へ変換し、

変換された上記第1のデジタル画像信号から所定の位置の画素データを切り出し、

上記画素切り出し手段により切り出された上記画素データのレベル分布のパターンを検出し、上記パターンに基づいて、推定しようとする画素データが属するクラスを決定してクラス情報を出力し、

上記推定しようとする画素データの位置および上記推定しようとする画素データの位置の周辺の画素データに応じて上記第1および第2のタップの一方を選択し、

上記第2のデジタル画像信号からの画素データと、上記線形結合からなる推定式から得られた上記予測値との誤差の自乗和が最小となるような係数データを、上記第1のタップおよび上記第2のタップのそれぞれについて、上記クラス情報毎に求めるようにしたことを特徴とする画像情報変換装置。

【請求項7】 請求項1に記載の画像情報変換装置において、

上記画像信号生成手段は、

上記第1のタップの画素データと、上記係数データ記憶手段からの上記係数データとを用いて積和演算を実行する第1の積和手段と、

上記第2のタップの画素データと、上記係数データ記憶手段からの上記係数データとを用いて積和演算を実行する第2の積和手段と、

上記第1のタップと上記第2のタップとを切り換えるための切換信号を発生する切換信号発生手段と、

上記切換信号に応答し、上記第1の積和手段からの第1の積和出力と、上記第2の積和手段からの第2の積和出力とを選択する選択手段とからなることを特徴とする画像情報変換装置。

【請求項8】 請求項1に記載の画像情報変換装置において、

上記画像信号生成手段は、

上記第1のタップと上記第2のタップとを切り換えるための切換信号を発生するための切換信号発生手段と、  
上記切換信号に応答し、上記第1のタップの画素データと、上記第2のタップの画素データとを選択する選択手段と、

上記選択手段からの上記画素データと、上記係数データ記憶手段からの上記係数データとを用いて積和演算を実行する積和手段とからなることを特徴とする画像情報変換装置。

【請求項9】 請求項1に記載の画像情報変換装置において、

上記画像信号生成手段は、

上記第2のタップを上記第2のタップより短い第3のタップへ縮退する縮退手段と、  
上記第2のタップと上記第3のタップとを切り換えるための切換信号を発生する切換信号発生手段と、  
上記切換信号に応答し、上記第2のタップの画素データと、上記第3のタップの画素データとを選択する選択手段と、

上記選択手段からの上記画素データと、上記係数データ記憶手段からの上記係数データとを用いて積和演算を実行する積和手段とからなることを特徴とする画像情報変換装置。

【請求項10】 第1のデジタル画像信号を、より画素数の多い第2のデジタル画像信号に変換するようにした画像情報変換方法において、

上記第1のデジタル画像信号から所定の位置の画素データを切り出すステップと、

上記画素切り出し手段により切り出された上記画素データのレベル分布のパターンを検出し、上記パターンに基づいて、推定しようとする画素データが属するクラスを決定してクラス情報を出力するステップと、

上記第1のデジタル画像信号を、上記第2のデジタル画像信号に変換するための情報である推定式の係数データが上記クラス毎に記憶されており、上記クラス決定手段からの上記クラス情報に応じて上記係数データを出力するステップと、

推定しようとする上記第2のデジタル画像信号の画素データが平坦部内に位置し、且つ上記平坦部内の近傍にエッジが存在するか否かを判定するステップと、

上記第1のデジタル画像信号から切り出された第1のタップまたは上記第1のタップより長い第2のタップの画素データと、上記係数データとの線形結合からなる推定式を用いて上記第2のデジタル画像信号の予測値を生成するステップとを有し、

上記第1および第2のタップによる処理を切り換えるステップとからなることを特徴とする画像情報変換方法。

【請求項11】 入力デジタル画像信号の複数タップの画素データと、乗数メモリに蓄えられている複数の係数データとの積和演算を行う積和演算装置であって、上記複数のタップとしてMと上記Mより長いNとが設定される積和演算装置において、

上記Nタップの画素データを出力するNタップレジスタと、

上記Mタップの画素データを出力するMタップレジスタと、

上記Nタップを上記Nタップより短いLタップの被乗数へ縮退する縮退手段と、

上記積和演算を上記Lタップによって行うか、上記Mタップによって行うかを選択する選択手段と、

上記選択手段により選択された上記Lタップまたは上記Mタップに対応する係数データを出力するメモリと、  
選択された上記Lタップまたは上記Mタップと上記係数データとを用いて上記積和演算を実行する手段とからなることを特徴とする積和演算装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 この発明は、例えばテレビジョン受像機やビデオテープレコーダ装置等に用いて好適な画像情報変換装置に関し、特に、外部から供給される通常の解像度の画像情報を高解像度の画像情報に変換して出力するような画像情報変換装置および方法並びに積和演算装置に関する。

【0002】

【従来の技術】 今日において、オーディオ・ビジュアル指向の高まりから、より高解像度の画像を得ることが出来るようなテレビジョン受像機の開発が望まれ、この要望に応じて、いわゆるハイビジョンが開発された。このハイビジョンは、いわゆるNTSC方式に規定される走査線数525本なのに対して、2倍以上の1125本となっているうえ、表示画面の縦横比もNTSC方式が3:4に対して9:16と広角画面になっている。このため、高解像度で臨場感のある画面を得ることができるようになっている。

【0003】 ここで、このような優れた特性を有するハイビジョンではあるが、NTSC方式の映像信号をそのまま供給しても画像表示を行うことはできない。これは、上述のようにNTSC方式とハイビジョン方式とでは規格が異なるからである。このため、NTSC方式の映像信号に応じた画像をハイビジョンで表示しようとする場合、従来は、例えば図15に示すような画像情報変換装置を用いて映像信号のレート変換を行っていた。

【0004】 図15において、上述した従来の画像情報変換装置は、入力端子100を介して供給されるNTSC方式の映像信号（SDデータ）の水平方向の補間処理を行う水平補間フィルタ101と、水平方向の補間処理の行われた映像信号の垂直方向の補間処理を行う垂直補

間フィルタ102とから構成されている。

【0005】具体的には、水平補間フィルタ101は、図16に示すような構成を有している。図16の例は、例えば縦続接続型のFIRフィルタにより水平補間フィルタ101を構成したものである。図16において、110は、SDデータが供給される入力端子であり、111<sub>0</sub>～111<sub>m</sub>は、それぞれフィルタ係数 $\alpha_0 \sim \alpha_m$ をSDデータに乘じる乗算器である。112<sub>0</sub>～112<sub>m-1</sub>は、それぞれ加算器であり、113<sub>1</sub>～113<sub>m</sub>は、時間T（T：1サンプリング周期）の遅延素子である。出力端子114には、水平補間された出力データが得られる。この出力データが垂直補間フィルタ102へ供給される。

【0006】垂直補間フィルタ102は、水平補間フィルタ101と同様の構成を有しており、水平補間処理の行われた映像信号に対して、垂直方向の画素の補間を行う。これにより、NTSC方式の映像信号に対して、垂直方向の画素の補間を行う。このように変換のなされたハイビジョンの映像信号（HDデータ）は、ハイビジョン受像機に供給される。これにより、NTSC方式の映像信号に応じた画像をハイビジョン受像機で表示することができる。

【0007】しかしながら、上述の従来の画像情報変換装置は、NTSC方式の映像信号を基にして、単に水平方向および垂直方向の補間を行っているにすぎないため、解像度は基となるNTSC方式の映像信号と何ら変わらなかった。特に、通常の動画を変換対象とした場合、垂直方向の補間をフィールド内処理で行うのが一般的であるが、その場合、画像のフィールド間相関を使用していないため、画像静止部においては変換ロスにより、NTSC方式の映像信号よりもむしろ解像度が劣化する欠点があった。

【0008】これに対し、出願人は、特願平6-205934号の画像信号変換装置において、入力信号である画像信号レベルの3次元（時空間）分布に応じてクラス

$$y = w_1 \cdot x_1 + w_2 \cdot x_2 + \dots + w_n \cdot x_n \quad (1)$$

この例では、 $n=9$ である。

【0014】このように、SDデータに対応するHDデータを推定するための予測係数値を各クラス毎に予め学習により求めた上で、ROMテーブルに格納しておき、入力されるSDデータおよびROMテーブルから読み出した予測係数値を出力することにより、入力されたSDデータを単に補間処理したものとは異なり、実際のHDデータにより近いデータを出力することができるという特徴がある。

【0015】この画像情報変換装置を図17に示す。入力端子121からSDデータが供給され、そのSDデータは、領域切り出し回路122、124および128へ供給される。領域切り出し回路122では、ADRC回路123によって生成されるクラスの基となるSDデー

分割を行い、クラス毎に予め学習により獲得された予測係数値を格納した記憶手段を持ち、予測式に基づいた演算により最適な推定値を出力する、というものを提案している。

【0009】この手法は、HD（High Definition）画素を創造する場合、創造するHD画素の近傍にあるSD（Standard Definition）画素データを用いてクラス分割を行い、それぞれのクラス毎に予測係数値を学習により獲得することで、画像静止部においてはフレーム内相関、また動き部においてはフィールド内相関を利用して、より真値に近いHD画素値を得る、というような巧妙なものである。

【0010】例えば、図2および図3において示すような、HD画素 $y_1 \sim y_4$ の創造を目的とした場合、図6において示すSD画素 $m_1 \sim m_5$ とSD画素 $n_1 \sim n_5$ のそれぞれ空間的同一位置にある画素同士のフレーム間差分の平均値を求め、それをしきい値処理してクラス分類することにより、主に動きの程度の表現に対してクラス分類を行う。

【0011】同時に、図5において示すような、SD画素 $k_1 \sim k_5$ をADRC（Adaptive Dynamic Range Coding）処理することにより、少ないビット数で、主に空間内の波形表現を目的としたクラス分類を行う。上述の2種類のクラス分類で決定されたクラス毎に、図7において示すようなSD画素 $x_1 \sim x_{25}$ を使用して、線形一次式をたて、予測係数値を学習により獲得する。この方式は、主に動きの程度を表すクラス分類と、主に空間内の波形を表すクラス分類とを個別に、それぞれに適した形で行うため、比較的少ないクラス数で高い変換性能を得られるという特徴がある。

【0012】HD画素 $y$ の推定演算は、上述の手順で得られた予測係数値 $w_n$ を用いて以下のような式（1）で行われる。

【0013】

タが抽出される。領域切り出し回路124では、動きクラス決定回路125によって生成される動きクラスの基となるSDデータが抽出される。クラスコード発生回路126では、ADRC回路123からのクラスと、動きクラス決定回路125からの動きクラスとからクラスコードが発生される。

【0016】入力されたSDデータが所定の時間遅延され、領域切り出し回路128において、推定演算回路129で演算されるためのSDデータが抽出される。ROMテーブル127では、供給されたクラスコードに対応した予測係数値が読み出される。推定演算回路129では、領域切り出し回路128からのSDデータとROMテーブル127からのクラスコードによって推定演算が実行され、HDデータが生成される。生成されたHDデ

ータは、出力端子130から出力される。

【0017】ところで、画像情報変換装置における学習は、図18に示すような構成により行われていた。入力端子131から、例えばHDビデオカメラの撮像出力として得られたHDデータが入力され、そのHDデータは、垂直間引きフィルタ132および正規方程式加算回路141へ供給される。垂直間引きフィルタ132において、フィールド内の垂直方向の走査線の周波数が $1/2$ になるように間引き処理が行われ、水平間引きフィルタ133において、フィールド内の水平方向のHDデータが $1/2$ になるように間引き処理が行われ、SDデータが得られる。このSDデータは、領域切り出し回路134、136および遅延回路(DL)139へ供給される。

【0018】領域切り出し回路134では、ADRC回路135によって生成されるクラスの基となるSDデータが抽出される。領域切り出し回路136では、動きクラス決定回路137によって生成される動きクラスの基となるSDデータが抽出される。クラスコード発生回路138では、ADRC回路135からのクラスと、動きクラス決定回路137からの動きクラスとからクラスコードが発生される。遅延回路139を介して供給されたSDデータが領域切り出し回路140において、正規方程式加算回路141で演算されるためのSDデータが抽出される。正規方程式加算回路141では、クラス毎にSDデータとHDデータとによって、例えば1フレーム分の正規方程式加算がなされる。予測係数決定回路142では、その正規方程式からクラス毎に予測係数値が決定され、決定された予測係数値は、クラス毎にメモリ143に記憶される。

【0019】すなわち、入力したHDデータを垂直間引きフィルタ132により、フィールド内の垂直方向の周波数が $1/2$ になるように間引き処理を行い、さらに水平間引きフィルタ133により、HDデータの水平方向の周波数が $1/2$ になるように間引き処理を行い、SDデータを得て、このSDデータと入力HDデータの関係を学習することにより、予測係数値を得ていた。

【0020】ところで、実際に信号変換の対象となるSDデータが学習時のようにHDデータを間引いて得られたものとは限らない。例えば、HDビデオカメラの撮像素子(HDデータ)を変換する場合もある。一般的に、テレビカメラの出力信号は、レンズの解像度特性、撮像間の電子ビームのアパーチャ特性などの影響で、高い空間周波数成分ほどその出力が低下してくる。これを補正するとともに、ディスプレイ装置における空間周波数特性の高域の低下をも見込んで映像信号の輪郭を強調して送出し、見た目に鮮鋭な画像を作り出そうとするのが輪郭補正器であり、エンハンサーとも呼ばれている。

【0021】輪郭補正器では、一般に、コアリング、輪郭信号に対する非線形処理などの非線形処理を多く含ん

でいる。コアリングとは、小さな輪郭信号のほとんどがノイズ成分であると見なして、それを抑圧する処理、輪郭信号に対する非線形処理とは、小振幅の補正信号の利得は大きく、大振幅の補正信号の利得は小さくする方法が一般的である。他にも、画像の輝度により補正信号の利得を変化させたり、またSDデータの場合には、NTSCエンコードをも鑑みて、補正信号を制御する場合もある。

#### 【0022】

【発明が解決しようとする課題】ところで、先に提案されている画像信号変換装置においては、上述のように、輪郭補正が実施されたHDデータの画像信号と、それを理想フィルタによりダウンコンバートすることにより作成したSDデータの画像信号との間で学習を行っていた。従って、得られたSDデータはあくまでHDビデオカメラにおいて、輪郭補正が実施されたHDデータの画像信号をダウンコンバートして得たSDデータであり、特に輪郭近傍のデータの特性が、SDビデオカメラで撮像したSDデータとは異なっていた。

【0023】そのため、画像信号変換装置においては、HDデータからダウンコンバートして得たSDデータのアップコンバージョンに関しては理想的な変換が実現できたが、SDビデオカメラで撮像したSDデータのアップコンバージョンに関しては、特に輪郭付近において必ずしも理想的な変換とはならない欠点があった。とりわけ、輝度変化がほとんどない平坦な部分に隣接して急峻なエッジがある場合など、エッジの存在により、平坦部にかなり顕著なリングングが現れることがあり、これが視覚的に大きな劣化を引き起こす場合があった。

【0024】なお、エンハンサーに限らず学習時のHDデータをダウンコンバートしたSDデータと実際に変化しようとするSDデータとの間の信号特性の相違の違いによって、変換後の画像劣化が生じる。上述した画質劣化を防止するために推定演算のタップ数を少なくすることが考えられる。しかしながら、この方法は、信号変換の精度を低下させるため好ましくない。この信号変換の精度を上げるためにタップ数を増やすと上述したような画質劣化が生じやすくなる。

【0025】従って、この発明の目的は、信号変換の精度を上げつつ、しかも画質劣化を防止することができる画像情報変換装置および方法並びに積和演算装置を提供することにある。

【0026】さらに、この発明の他の目的は、ハードウェアを軽減しても同様に、信号変換の精度を上げつつ、しかも画質劣化を防止することができる画像情報変換装置および方法並びに積和演算装置を提供することにある。

#### 【0027】

【課題を解決するための手段】請求項1に記載の発明は、第1のデジタル画像信号を、より画素数の多い第

2のデジタル画像信号に変換するようにした画像情報変換装置において、第1のデジタル画像信号から所定の位置の画素データを切り出す画素切り出し手段と、画素切り出し手段により切り出された画素データのレベル分布のパターンを検出し、パターンに基づいて、推定しようとする画素データが属するクラスを決定してクラス情報を出力するクラス決定手段と、第1のデジタル画像信号を、第2のデジタル画像信号に変換するための情報である推定式の係数データがクラス毎に記憶されており、クラス決定手段からのクラス情報に応じて係数データを出力する係数データ記憶手段と、第1のデジタル画像信号から切り出された第1のタップまたは第1のタップより長い第2のタップの画素データと、係数データとの線形結合からなる推定式を用いて第2のデジタル画像信号の予測値を生成する画像信号生成手段とを有し、第1および第2のタップによる処理を切り換えるようにしたことを特徴とする画像情報変換装置である。

【0028】また、請求項10に記載の発明は、第1のデジタル画像信号を、より画素数の多い第2のデジタル画像信号に変換するようにした画像情報変換方法において、第1のデジタル画像信号から所定の位置の画素データを切り出すステップと、画素切り出し手段により切り出された画素データのレベル分布のパターンを検出し、パターンに基づいて、推定しようとする画素データが属するクラスを決定してクラス情報を出力するステップと、第1のデジタル画像信号を、第2のデジタル画像信号に変換するための情報である推定式の係数データがクラス毎に記憶されており、クラス決定手段からのクラス情報に応じて係数データを出力するステップと、推定しようとする第2のデジタル画像信号の画素データが平坦部内に位置し、且つ平坦部内の近傍にエッジが存在するか否かを判定するステップと、第1のデジタル画像信号から切り出された第1のタップまたは第1のタップより長い第2のタップの画素データと、係数データとの線形結合からなる推定式を用いて第2のデジタル画像信号の予測値を生成するステップとを有し、第1および第2のタップによる処理を切り換えるステップとからなることを特徴とする画像情報変換方法である。

【0029】さらに、請求項11に記載の発明は、入力デジタル画像信号の複数タップの画素データと、乗数メモリに蓄えられている複数の係数データとの積和演算を行う積和演算装置であって、複数のタップとしてMとMより長いNとが設定される積和演算装置において、Nタップの画素データを出力するNタップレジスタと、Mタップの画素データを出力するMタップレジスタと、NタップをNタップより短いLタップの被乗数へ縮退する縮退手段と、積和演算をLタップによって行うか、Mタップによって行うかを選択する選択手段と、選択手段により選択されたLタップまたはMタップに対応する係数

データを出力するメモリと、選択されたLタップまたはMタップと係数データとを用いて積和演算を実行する手段とからなることを特徴とする積和演算装置である。

【0030】上述したように、この発明は、入力SD信号から、創造すべきHD画素の近傍に位置するSD画素のレベル分布のパターンを検出し、この検出したパターンに基づいて、その領域の画像情報が属するクラスを決定してクラス検出情報を出力する。係数データ記憶手段には、外部から供給された画像情報を、この画像情報よりも高い解像度の画像情報に変換するための情報である線形推定式の係数データがクラス毎に記憶されており、この係数データは、クラス検出情報に応じて出力される。そして、画像情報変換手段が係数データ記憶手段から供給された画像情報よりも高い解像度の画像情報に変換する。このとき、通常の大きさのタップによる処理の他に、小さなタップで処理を行う装置を有していることになる。学習対象と特性の異なる信号源の画像を処理する場合、特に劣化の出やすい平坦部に隣接したエッジの部分の処理は、小さなタップで処理を行うことにより、学習対象と特性の異なる信号源の画像に対する変換性能を大幅に向上させている。

#### 【0031】

【発明の実施の形態】以下、この発明に係る画像信号変換装置の実施例について図1を参照しながら詳細に説明する。図1は、この一実施例、すなわち画像信号変換装置の信号処理の概略的構成を示す。1で示す入力端子から外部から供給される画像信号として、例えばいわゆるNTSC方式の映像がデジタル化され、SDデータとして供給される。

【0032】この実施例における、SD画素と創造すべきHD画素の位置関係は、図2および図3に示すとおりとする。図2は、水平方向および垂直方向に現フィールドのSD画素、前フィールドのSD画素、現フィールドのHD画素および前フィールドのHD画素を表したものである。図3は、時間方向および垂直方向にSD画素とHD画素を表したものである。このように、創造すべきHD画素には、同一フィールド内で見たとき、SD画素から近い位置に存在するHD画素 $y_1$ 、 $y_2$ とSD画素から遠い位置に存在するHD画素 $y_3$ 、 $y_4$ の2種類がある。以降、SD画素から近い位置に存在するHD画素を推定するモードをモード1、およびSD画素から遠い位置に存在するHD画素を推定するモードをモード2と呼ぶ。

【0033】領域切り出し回路2では、入力端子1より供給されたSDデータから、タップ選択パラメータ算出のために必要な画素を切り出す。この実施例では、例えば図4に示すように創造すべきHD画素 $y_1 \sim y_4$ のフィールドと同一フィールドに位置する17個のSD画素 $t_1 \sim t_{17}$ を切り出す。領域切り出し回路2により抽出されたSDデータは、タップ選択パラメータ算出回路3

に供給される。

【0034】タップ選択パラメータ算出回路3は、後に説明する長タップ処理と短タップ処理の切り換えを行うために必要なパラメータを算出するための回路である。このパラメータは、推定しようとするHDデータが輝度変化がほとんどない平坦部内に位置し、且つ平坦部の近傍にエッジが存在する条件が成立するか否かを示すものである。具体的には、領域切り出し回路2より供給された同一フィールド内のSDデータ( $t_1 \sim t_{17}$ )の最大値とその最小値の差であるダイナミックレンジ $DR_{all}$ と、領域切り出し回路2より供給されたSDデータのうち、一部のSDデータ( $t_1 \sim t_9$ )のダイナミックレンジ $DR_{partial}$ を算出し、その比 $DR_{ratio}$  ( $= DR_{all} / DR_{partial}$ )を長タップ/短タップ処理を切り換えるための切換回路15に供給する。

【0035】ここで、SDデータ $t_1 \sim t_{17}$ は、後に説明する長タップのSDデータ $x_1 \sim x_{25}$ のうち、推定しようとするHDデータと同一フィールドの画素であり、一部のSDデータ $t_1 \sim t_9$ は、後に説明する短タップのSDデータ $x_1 \sim x_{15}$ のうち、推定しようとするHDデータと同一フィールドの画素である。

【0036】一般に、長いタップを使用してSDデータからHDデータへ変換するほうが変換性能が良好な傾向にある。しかしながら、輝度変化がほとんどない平坦な部分に隣接して急峻なエッジがある場合、同じように長いタップを使用して変換処理を行うと、そのエッジの存在により、平坦部にかなり顕著なリンキングが変化後に現れることがある。この画質劣化を防止するために、ダイナミックレンジの比 $DR_{ratio}$ に応じて変換処理を行

$$DR = MAX - MIN + 1$$

$$Q = [(L - MIN + 0.5) \cdot 2^n / DR] \quad (2)$$

ただし、 $[\ ]$ は切り捨て処理を意味する。

【0041】この実施例では、領域切り出し回路4により分離されたそれぞれ5画素のSDデータを、各2ビットに圧縮するものとする。圧縮されたSDデータをそれぞれ $q_1 \sim q_5$ とする。

【0042】一方、入力端子1から供給されたSD画像信号は、領域切り出し回路6にも供給される。領域切り出し回路6は、主に動きの程度を表すためのクラス分類(動きクラス)に必要な画素を切り出す動きをする。この実施例では、例えば供給されたSD画像信号から、創造すべきHD画素 $y_1 \sim y_4$ に対して図6に示す位置に存在する10個のSD画素 $m_1 \sim m_5$ および $n_1 \sim n$

$$param = \frac{\sum_{i=0}^n |m_i - n_i|}{n} \quad (3)$$

ただし、この実施例では、 $n=5$ である。

【0045】上述の手法で算出したSDデータの差分の絶対値の平均値 $param$ を、例えばSDデータの差分の絶

うタップの長さを切り換える。また、ダイナミックレンジ以外のパラメータによって、推定しようとする画素データが平坦部内に位置し、且つ平坦部の近傍にエッジが存在する条件を満たすかどうかを判定しても良い。

【0037】一方、領域切り出し回路4では、入力端子1より供給されたSD画像信号から、主に空間内の波形表現のためのクラス分類(以降、空間クラスと称する)に必要な画素を切り出す。この実施例では、例えば図5に示すように創造すべきHD画素 $y_1 \sim y_4$ の近傍に位置する5つのSD画素 $k_1 \sim k_5$ を切り出す。領域切り出し回路4により抽出されたSDデータは、ADRC回路5に供給される。

【0038】ADRC回路5は、上述の領域のSDデータのレベル分布のパターン化を目的として、各領域のデータを、例えば8ビットのSDデータから2ビットのSDデータに圧縮するような演算を行う。これにより、形成されたパターン圧縮データをクラスコード発生回路8に供給する。

【0039】本来、ADRCは、VTR向け高能率符号化用に開発された適応的量子化法であるが、信号レベルの局所的なパターンを短い語長で効率的に表現できるので、この発明の実施例では、信号パターンのクラス分類のコード発生に使用している。ADRC回路は、領域内のダイナミックレンジ $DR$ 、ビット割当を $n$ 、領域内画素のデータレベルを $L$ 、再量子化コードを $Q$ として以下の式(2)により、領域内の最大値 $MAX$ と最小値 $MIN$ との間を指定されたビット長で均等に分割して再量子化を行う。

【0040】

5を抽出する。

【0043】領域切り出し回路6により切り出されたデータは、動きクラス決定回路7に供給される。動きクラス決定回路7は、供給されたSDデータのフレーム間差分を算出し、その絶対値の平均値をしきい値処理することにより動きの指標である動きパラメータを算出する。具体的には、動きクラス決定回路7は、以下の式(3)により、供給されるSDデータの差分の絶対値の平均値 $param$ を算出する。

【0044】

【数1】

対値のヒストグラムを $n$ 等分するように予め設定したしきい値により、このSDデータの差分の絶対値の平均値 $param$ を用いて動きクラス $mv-class$ を算出する。例え

ば、ここでは動きクラスを4つ設けることとして、SDデータの差分の絶対値の平均値 $\text{param} \leq 2$ の場合、動きクラス $\text{mv-class}$ を0と決定し、平均値 $\text{param} \leq 4$ の場合、動きクラス $\text{mv-class}$ を1と決定し、平均値 $\text{param} \leq 8$ の場合、動きクラス $\text{mv-class}$ を2と決定し、平均値 $\text{param} > 8$ の場合、動きクラス $\text{mv-class}$ を3と決定する。このように決定された動きクラス $\text{mv-class}$ がクラスコード発生回路8へ供給される。

【0046】クラスコード発生回路8は、ADRC回路5から供給されるパターン圧縮データ（空間クラス）、

$$\text{class} = \sum_{i=1}^n q_i (2^p)^i + \text{mv\_class} \cdot 2^p \quad (4)$$

この実施例では、 $n=5$ 、 $p=2$ である。

【0048】ROMテーブル9および10には、SDデータのパターンとHDデータの関係を学習することにより、線形推定式を用いて、SDデータに対応するHDデータを算出するための係数データが各クラス毎に記憶されている。これは、線形推定式によりSDデータをこの画像情報よりも高い解像度の画像情報である、いわゆるハイビジョンの規格に合致したHDデータに変換するための情報である。この実施例においては、係数データは、モード1とモード2で独立に用意される。なお、ROMテーブル9および10に記憶されている係数データの作成方法については後述する。ROMテーブル9および10からは、クラスコード $\text{class}$ で示されるアドレスから、そのクラスの係数データである $w_i$  ( $\text{class}$ ) が読み出される。この係数データは、推定演算回路13および14へ供給される。

【0049】一方、入力SDデータは、領域切り出し回路11および12にも供給される。領域切り出し回路11は、入力SDデータから図7に示すような位置にあ

$$\text{hd}' = w_1 x_1 + w_2 x_2 + \dots + w_{25} x_{25} \quad (5)$$

【0052】一方、領域切り出し回路12は、入力SDデータから図8に示すような位置にある、推定演算に使用する15個のSDデータ $x_1 \sim x_{15}$ を切り出す。すなわち、SDデータ $x_1 \sim x_{15}$ は、SDデータに関して設定された第1のタップ（短タップ）の出力データである。領域切り出し回路12の出力信号（タップ出力）は、推定演算回路14に供給される。推定演算回路14は、領域切り出し回路12から供給されるSDデータ、ROMテーブル10から供給される係数データに基づいて、入力されたSDデータに対応するHDデータを算出する。

$$\text{hd}' = w_1 x_1 + w_2 x_2 + \dots + w_{15} x_{15} \quad (6)$$

【0055】切換回路15では、タップ選択パラメータ算出回路3より供給された $\text{DRratio}$  ( $= \text{DRall} / \text{DRpartial}$ ) に基づき $\text{DRratio}$  が予め設定されたしきい値（例えば、4）より小さい場合は、推定演算回路13の出力を選択するようにスイッチングが行われ、それ

および動きクラス決定回路7から供給される動きクラス $\text{mv-class}$ に基づいて以下の式（4）の演算を行うことにより、そのブロックが属するクラスを検出し、そのクラスを示すクラスコード $\text{class}$ をROMテーブル9および10へ供給する。このクラスコード $\text{class}$ は、ROMテーブル9および10からの読み出しアドレスを示すものとなっている。

【0047】

【数2】

る、推定演算に使用する25個のSDデータ $x_1 \sim x_{25}$ を切り出す。領域切り出し回路11の出力信号は、推定演算回路13に供給される。推定演算回路13は、領域切り出し回路11から供給されるSDデータ、ROMテーブル9から供給される係数データに基づいて、入力されたSDデータに対応するHDデータを算出する。

【0050】より具体的には、推定演算回路13は、領域切り出し回路11から供給されるSDデータである $x_1 \sim x_{25}$ とROMテーブル9より供給された係数データである $w_1 \sim w_{25}$ により、それぞれ式（5）に示す演算を行うことにより、入力されたSDデータに対応するHDデータ $\text{hd}'$ を算出する。SDデータ $x_1 \sim x_{25}$ は、SDデータに関して設定された第2のタップ（長タップ）の出力データがある。このとき、モード1に関してはブロック1用の係数を用いて、モード2に関してはブロック2用の係数を用いて、係数データである $w_i$  ( $\text{class}$ ) に基づいて、演算が行われる。作成されたHDデータは、切換回路15に供給される。

【0051】

【0053】より具体的には、推定演算回路14は、領域切り出し回路12から供給されるSDデータである $x_1 \sim x_{15}$ とROMテーブル10より供給された係数データである $w_1 \sim w_{15}$ により、それぞれ式（6）に示す演算を行うことにより、入力されたSDデータに対応するHDデータ $\text{hd}'$ を算出する。このとき、モード1に関してはブロック1用の係数を用いて、モード2に関してはブロック2用の係数を用いて、係数データである $w_i$  ( $\text{class}$ ) に基づいて、演算が行われる。作成されたHDデータは、切換回路15に供給される。

【0054】

以外の場合は、推定演算回路14の出力を選択するようにスイッチングが行われる。

【0056】切換回路15の出力は、出力端子16を介して出力される。この出力端子16を介して出力されるHDデータは、例えばHDテレビジョン受像機やHDB



デオテープレコーダ装置等に供給される。

【0057】以上のように、この発明の最大の特徴は、長いタップ（この実施例では25タップ）と、短いタップ（この実施例では15タップ）の2種類の処理を行い、それを適応的に切り換えて出力するところに、最大の特徴がある。

【0058】概念的に画素データの一次元のレベル変化を図9に示す。×の位置のHDデータを推定しようとする場合、短タップにより推定演算されたHDデータを取り出すか、長タップにより推定演算されたHDデータを取り出すかを簡単に説明する。滑らかレベル変化を示す図9Aのような場合、長タップにより推定されたHDデータが切換回路15から取り出される。図9Bに示すような急峻なエッジの近傍に位置するHDデータを推定しようとする場合、短タップにより推定されたHDデータが切換回路15から取り出される。図9Cに示すような急峻なエッジ上に位置するHDデータを推定しようとする場合、長タップにより推定されたHDデータが切換回路15から取り出される。このように、切換回路15では、タップ選択パラメータ算出回路3からのDRratioより、推定しようとするHDデータが平坦部内に位置し、且つその平坦部の近傍にエッジが存在するか否かが判定される。

【0059】一般的に、この発明のような画像情報変換装置の場合、処理対象画像の特性と学習対象の画像の特性が一致する場合は、長いタップで処理を行ったほうが変換性能が良好な傾向にある。SDビデオカメラで撮像された画像信号をHD信号に変換する場合は、処理対象画像の特性と学習対象の画像の特性が必ずしも一致しないが、それでもほとんどの部分では、長いタップで変換処理をしたほうが、変換結果は良好である。

【0060】しかしながら、輪郭近傍などにおいては必ずしも、良好な変化結果を得られるとは限らず、とりわけ、輝度変化がほとんどない平坦な部分に隣接して急峻なエッジがある場合など、エッジの存在により、平坦部になりに顕著なリングングが現れることがあり、これが視覚的に大きな劣化を引き起こす場合があり、総合的に大きな画質劣化を引き起こすことがあった。

【0061】この発明の画像情報変換装置においては、輝度変化があまりない平坦な部分に隣接してエッジがある場合には、短いタップで画像情報変換処理を行い、それ以外の場合には、長いタップで画像情報変換処理を行うことにより上述した問題点を大幅に改善し、処理対象画像の特性と学習対象の画像の特性が多少異なる場合でも、良好な変換結果を得ることができる。

【0062】続いて、ROMテーブル9および10に格納される係数データの作成方法について、図10を用いて説明する。係数データを学習によって得るためには、まず既に知られているHD画像に対応したHD画像の1/4の画素数のSD画像を形成する。まず、入力端子2

1を介してHDデータが供給され、そのHDデータの垂直方向の画素を垂直間引きフィルタ22によりフィールド内の垂直方向の周波数が1/2になるように間引き処理され、さらに水平間引きフィルタ23により、HDデータの水平方向の画素が間引き処理される。

【0063】このように、作成されたSDデータは、領域切り出し回路24、26および28、さらに長タップ/短タップ処理を切り換えるための切換回路31に供給される。また、入力端子1より供給されたHDデータは、正規方程式加算回路34および38に供給される。

【0064】領域切り出し回路24では、水平間引きフィルタ23より供給されたSDデータから、タップ選択パラメータ算出のために必要な画素が切り出される。これは、すでに説明した領域切り出し回路2と全く同じものである。領域切り出し回路24により抽出されたSDデータは、タップ選択パラメータ算出回路25に供給される。

【0065】タップ選択パラメータ算出回路25は、長タップ処理と短タップ処理の切り換えを行うために必要なパラメータを算出するための回路であり、すでに説明したタップ選択パラメータ算出回路3と同様の働きをする。タップ選択パラメータ算出回路3で算出されたDRratioは、切換回路31に供給される。

【0066】一方、領域切り出し回路26では、空間クラス分類を行うために、供給されたSDデータから必要な画素が切り出される。具体的には、領域切り出し回路26は、先に説明した領域切り出し回路4と同一の働きをする。切り出されたSDデータは、ADRC回路27に供給される。

【0067】ADRC回路27は、領域毎に供給されるSDデータの1次元、あるいは2次元なレベル分布のパターンを検出するとともに、上述のように各領域の全てのデータ、あるいは一部のデータを、例えば8ビットのSDデータから2ビットのSDデータに圧縮するような演算を行うことによりパターン圧縮データを形成し、このパターン圧縮データをクラスコード発生回路30に供給する。ADRC回路27は、先に説明したADRC回路5と同一のものである。

【0068】一方、領域切り出し回路28に供給されたSD画像信号は、動きクラス分類のために必要なデータ切り出しが行われる。具体的には、領域切り出し回路28は、先に説明した領域切り出し回路6と同一の働きをするものである。領域切り出し回路28により切り出されたSDデータは、動きクラス決定回路29へ供給される。動きクラス決定回路29は具体的には、先に説明した動きクラス決定回路7と同一の働きをするものである。動きクラス決定回路29で決定された動きクラスmv-classは、クラスコード発生回路30に供給される。

【0069】クラスコード発生回路30は、先に説明したクラスコード発生回路8と同一のものであり、ADR

C回路27から供給されるパターン圧縮データ（空間クラス）および動きクラス決定回路29から供給された動きクラスmv-classに基づいて上述した式（4）の演算を行うことにより、そのブロックが属するクラスを検出し、そのクラスを示すクラスコードclass を出力するものである。クラスコード発生回路30は、クラスコードclass を正規方程式加算回路33および37へ出力する。

【0070】一方、水平間引きフィルタ23からのSD信号は、切換回路31に供給され、切換回路31では、タップ選択パラメータ算出回路25から供給されるダイナミックレンジの比DRratioに基づき、領域切り出し回路32または36が選択される。具体的には、ダイナミックレンジの比DRratio が予め設定されたしきい値（例えば、4）より小さい場合は、領域切り出し回路32が選択され、しきい値より大きい場合は、領域切り出し回路36が選択され、選択された領域切り出し回路32または36へSD信号が供給される。

【0071】領域切り出し回路32は、正規方程式加算に使用するSDデータを切り出す。領域切り出し回路32は具体的には、先に説明した領域切り出し回路11と同一のものであり、正規方程式加算に必要なSDデータを切り出す働きをする。領域切り出し回路32の出力は、正規方程式加算回路33に供給される。

$$y_k = w_1 \times k_1 + w_2 \times k_2 + \dots + w_n \times k_n \quad (7)$$

(k=1, 2, ..., m)

【0077】m>nの場合は、w<sub>1</sub>、w<sub>2</sub>、...、w<sub>n</sub> は一意に決まらないので、誤差ベクトルeの要素を式

$$e_k = y_k - [w_1 \times k_1 + w_2 \times k_2 + \dots + w_n \times k_n] \quad (8)$$

(k=1, 2, ..., m)

【0079】

$$e^2 = \sum_{k=0}^m e_k^2 \quad (9)$$

【0080】ここで、式（9）のw<sub>i</sub> による微分係数を求める。それは以下の式（10）を0にするように、各w<sub>i</sub> を求めればよい。

$$\frac{\partial e^2}{\partial w_i} = \sum_{k=0}^m 2 \left( \frac{\partial e_k}{\partial w_i} \right) e_k = \sum_{k=0}^m 2 x_{ki} \cdot e_k \quad (10)$$

【0082】以下、式（11）および式（12）のように、X<sub>ji</sub>Y<sub>i</sub> を定義すると、式（10）は、行列を用いて式（13）に書き換えられる。

$$X_{ji} = \sum_{p=0}^m x_{pi} \cdot x_{pj} \quad (11)$$

【0084】

$$Y_i = \sum_{k=0}^m x_{ki} \cdot y_k \quad (12)$$

【0072】一方、領域切り出し回路36も正規方程式加算に使用するSDデータを切り出す。領域切り出し回路36は具体的には、先に説明した領域切り出し回路12と同一のものであり、正規方程式加算に必要なSDデータを切り出す働きをする。領域切り出し回路36の出力は、正規方程式加算回路37に供給される。

【0073】ここで、正規方程式加算回路33および36の説明のために、複数のSDデータからHDデータへの変換式の学習とその予測式を用いた信号変換について述べる。以下では、説明のために画素をより一般化してn画素による予測を行う場合について説明する。SD画素レベルをそれぞれx<sub>1</sub>、x<sub>2</sub>、...、x<sub>n</sub> として、それぞれにpビットADRCを行った結果の再量子化データをq<sub>1</sub>、q<sub>2</sub>、...、q<sub>n</sub> とする。このとき、この領域のクラスコードclass を式（4）で定義する。

【0074】上述のように、SD画素レベルをそれぞれx<sub>1</sub>、x<sub>2</sub>、...、x<sub>n</sub> とし、HD画素レベルをyとしたとき、クラス毎に係数データw<sub>1</sub>、w<sub>2</sub>、...、w<sub>n</sub> によるnタップの線形推定式を設定する。これを上述した式（1）に示す。学習前は、w<sub>i</sub> が未定係数である。

【0075】学習は、クラス毎に複数の信号データに対して行う。データ数がmの場合、式（1）にしたがって、以下に示す式（7）が設定される。

【0076】

（8）で定義して、式（9）を最小にする係数データを求める。いわゆる最小自乗法による解法である。

【0078】

$$[数3] \quad (8)$$

【数3】

【0081】

【数4】

【0083】

【数5】

【数6】

【0085】

$$\begin{bmatrix} X_{11} & X_{12} & \dots & X_{1n} \\ X_{21} & X_{22} & \dots & X_{2n} \\ \vdots & \vdots & \ddots & \vdots \\ X_{n1} & X_{n2} & \dots & X_{nn} \end{bmatrix} \begin{bmatrix} w_1 \\ w_2 \\ \vdots \\ w_n \end{bmatrix} = \begin{bmatrix} Y_1 \\ Y_2 \\ \vdots \\ Y_n \end{bmatrix} \quad (13)$$

【数7】

【0086】この方程式は、一般に正規方程式と呼ばれている。正規方程式加算回路33および36は、クラスコード発生回路30から供給されたクラスコードclass、領域切り出し回路32からのSDデータ $x_1$ 、 $x_2$ 、 $\dots$ 、 $x_{25}$ および領域切り出し回路36からのSDデータ $x_1$ 、 $x_2$ 、 $\dots$ 、 $x_{15}$ が入力端子21より供給されたSDデータに対応するHDデータ $y$ を用いて、この正規方程式加算を実行する。

【0087】全てのトレーニングデータの入力が終了した後、正規方程式加算回路33は、予測係数決定回路34に正規方程式データを出力する。予測係数決定回路34は、正規方程式を掃き出し法などの一般的な行列解法を用いて、 $w_i$ について解き、係数データ（予測係数値）を算出する。予測係数決定回路34は、算出された係数データをメモリ35に書き込む。

【0088】同様に、全てのトレーニングデータの入力が終了した後、正規方程式加算回路36は、予測係数決定回路38に正規方程式データを出力する。予測係数決定回路38は、正規方程式を掃き出し法などの一般的な行列解法を用いて、 $w_i$ について解き、係数データを算出する。予測係数決定回路38は、算出された予測係数メモリ39に書き込む。

【0089】以上のようにトレーニングを行った結果、メモリ35には、長タップ（この実施例においては25タップ）を使う場合のクラス毎に注目HDデータ $y$ を推定するための、統計的に最も真値に近い推定ができる係数データが格納される。このメモリ35に格納されたテーブルが、上述のように、この発明の画像信号変換装置において使用されるROMテーブル9である。

【0090】同様にメモリ39には、短タップ（この実施例においては15タップ）を使う場合のクラス毎に注目HDデータ $y$ を推定するための、統計的に最も真値に近い推定ができる係数データが格納される。このメモリ39に格納されたテーブルが、上述のように、この発明の画像信号変換装置において使用されるROMテーブル10である。以上の処理により、線形推定式によりSDデータからHDデータを作成するための係数データの学習が終了する。

【0091】上述したこの一実施例における推定演算回路13および14の周辺の回路図を図11に示す。アドレスコントロール回路41は、クラスコード発生回路8に対応し、係数メモリ43は、ROMテーブル10に対応し、積和機44は、推定演算回路13に対応し、乗数

メモリ46は、ROMテーブル9に対応し、積和機47は、推定演算回路14に対応し、MUX（マルチプレクサ）48は、切換回路15に対応する。さらに、長タップ被乗数レジスタ42は、領域切り出し回路11の出力を保持し、短タップ被乗数レジスタ45は、領域切り出し回路12の出力を保持するものである。

【0092】すなわち、図11は、長タップおよび短タップを切り換えて使用可能な構成を示す。長タップ被乗数レジスタ42からNタップ（例えば、25タップ）の画素データが積和器44へ供給される。その画素データに対応する係数データがアドレスコントロール回路41からのクラスコードclassによって乗数メモリ43から読み出され、読み出された25個の係数データは、乗数メモリ43から積和器44へ供給される。積和器44では、式（5）に示すように対応する画素データと係数データとが積和演算され、その積和出力、すなわちHDデータは、MUX（マルチプレクサ）48へ供給される。

【0093】短タップ被乗数レジスタ45からMタップ（例えば、15タップ）の画素データが積和器47へ供給される。その画素データに対応する係数データがアドレスコントロール回路41からのクラスコードclassによって乗数メモリ46から読み出され、読み出された15個の係数データは、乗数メモリ46から積和器47へ供給される。積和器47では、式（6）に示すように対応する画素データと係数データとが積和演算され、その積和出力、すなわちHDデータは、MUX48へ供給される。MUX48では、長タップからのHDデータおよび短タップからのHDデータとを外部から供給される切換信号、上述したDRratio（＝DRall / DRpartial）によって、切り換えられ出力端子49から選択されたHDデータが出力される。

【0094】ここで、式（5）および式（6）で示すように、積和器44と47の違いは、タップ数が異なるのみであり、図12に示すように、長タップ用の積和器44のみを使用することで短タップの積和演算も行うことができる。乗数メモリ51は、ROMテーブル9および10に対応し、MUX52は、切換器15に対応するものである。

【0095】長タップ被乗数レジスタ42から25タップの画素データがMUX52に供給され、同様に短タップ被乗数レジスタ45から15タップの画素データがMUX52に供給される。MUX52では、外部からの切換信号であるDRratio（＝DRall / DRpartial）

によって、長タップ被乗数レジスタ42からの画素データと短タップ被乗数レジスタ45からの画素データとが切り換えられる。MUX52から選択された画素データは、積和器44へ供給される。

【0096】アドレスコントロール回路41からMUX52によって選択された画素データに対応するクラスコードclassが乗数メモリ51へ供給される。乗数メモリ51では、外部からの切換信号であるDRatioと供給されたクラスコードclassに基づいて係数データが読み出され、読み出された係数データは、積和器44へ供給される。積和器44では、上述したように積和演算が行われ、積和演算の結果、HDデータが得られる。そのHDデータは、出力端子53から出力される。

【0097】このように、図12の回路と図11の回路を比べると、積和器を1つとすることができ、ハードウェアがかなり軽減できる。そこで、図13に示すように、ハードウェアをさらに軽減するために、使用される積和器を長タップ用の積和器44から短タップ用の積和器47へ変更する。長／短タップ判定回路63は、クラスコード発生回路8に対応し、乗数メモリ64は、ROMテーブル9および10に対応し、MUX67は、切換器15に対応するものである。

【0098】アドレスコントロール回路41では、対応する画素データのクラスコードclassがコントロールメモリ61および乗数メモリ64へ供給される。コントロールメモリ61は、供給されたクラスコードclassに基づいてタップ縮退演算回路62を制御する。そのタップ縮退演算回路62では、長タップ被乗数レジスタ42からのNタップの画素データがLタップの画素データへ縮退され、MUX67へ供給される。このとき、Nタップ $\geq$ Lタップの関係が成立し、一例として、上述の一実施例では、N=25、L=15である。短タップ被乗数レジスタ45からMタップ（例えば、15タップ）の画素データがMUX67へ供給される。

【0099】長／短タップ判定回路63によって、長タップの画素データを使用するか、短タップの画素データを使用するかが判定され、その判定結果は、MUX67および乗数メモリ64へ供給される。長／短タップ判定回路63から出力される判定結果は、上述したタップ選択パラメータ算出回路3から出力されるDRatioと同様のものである。MUX67では、長／短タップ判定回路63からの判定結果を切換信号として、タップ縮退演算回路62からの画素データか、短タップ被乗数レジスタ45からの画素データかが選択される。選択された画素データは、MUX67から積和器47へ供給される。

【0100】乗数メモリ64では、アドレスコントロール41からのクラスコードclassと、長／短タップ判定回路63からの判定結果とから係数データが選択される。選択された係数データは、乗数メモリ64から積和器47へ供給される。積和器47では、上述した式

(6)に基づいて積和演算が行われ、その積和出力、すなわちHDデータは、出力端子66から出力される。

【0101】ここで、タップ縮退演算回路62で行われるNタップからLタップへの縮退を簡単に説明する。まず、Nタップの画素データに絶対値化が施される。絶対値化が施されたNタップの画素データから平均値および最大値が求められ、さらに0が仮の代表値Aとして設定される。

【0102】仮の代表値A毎にNタップの画素データは、グループに分けられる。分けられたグループ毎に画素データの平均値が求められ、求められた平均値を仮の代表値Bとして設定する。このとき、0は、常に変動しないものとする。仮の代表値BがLと等しいか否かが判断され、等しくないと判断された場合、仮の代表値Bに基づいて、絶対値化されたNタップの画素データは、再びグループに分けられる。仮の代表値Bとグループ内の画素データとの誤差を算出し、最大誤差となるグループの仮の代表値Bに対して $\pm 0.0001$ を加算し、2つに分ける。この2つに分けたものと、最大誤差とならなかった仮の代表値Bとを仮の代表値Aとして再設定する。この処理が仮の代表値BがLと等しくなるまで繰り返される。

【0103】また、仮の代表値BがLと等しいか否かが判断されたとき、等しいと判断された場合、仮の代表値BがLタップへ縮退された画素データとなる。

【0104】次に、図14に示す回路図を用いて、長／短タップ判定回路63を詳細に説明する。長タップ判定エリアレジスタ71では、入力データから長タップのエリアに含まれる画素データの判定が行われる。長タップのエリアに含まれる画素データが選択されるとその画素データは、長タップ判定エリアレジスタ71からダイナミックレンジ演算回路72へ供給される。ダイナミックレンジ演算回路72では、供給された画素データからダイナミックレンジが演算され、演算されたダイナミックレンジは、レジスタ73を介して比較器79へ供給される。

【0105】短タップ判定エリアレジスタ74では、入力データから短タップのエリアに含まれる画素データの判定が行われる。短タップのエリアに含まれる画素データが選択されるとその画素データは、短タップ判定エリアレジスタ74からダイナミックレンジ演算回路75へ供給される。ダイナミックレンジ演算回路75では、供給された画素データからダイナミックレンジが求められ、そのダイナミックレンジは、乗算器77へ供給される。乗算器77では、ダイナミックレンジと、レジスタ76を介して予め設定されたしきい値THとが掛け合わされる。その乗算結果は、レジスタ78を介して比較器79へ供給される。

【0106】比較器79では、長タップ用のダイナミックレンジと、しきい値THと掛け合わされた短タップ用

のダイナミックレンジとが式(14)に示すように、比較される。その比較結果は、出力端子80から出力される。この式(14)に示す、長タップDRは、上述したDRallとは異なり、図7に示すSDデータx1~x25

$$\text{長タップDR} \geq \text{TH} \times \text{短タップDR}$$

【0108】すなわち、しきい値THは、予め設定された設定レジスタの値を短タップ用のダイナミックレンジに乗算し、長タップ用のダイナミックレンジとコンパレートがなされる。

【0109】なお、上述の実施例の説明では、空間波形を少ないビット数でパターン化する情報圧縮手段として、ADRCを設けることにしたが、これはほんの一例であり、信号波形のパターンの少ないクラスで表現できるような情報圧縮手段であれば何を設けるかは自由であり、例えばDPCM(Differential Pulse Code Modulation)やVQ(Vector Quantization)等の圧縮手段を用いても良い。

【0110】なお、上述した実施例の説明では、動きパラメータを算出するために、SD画素データのフレーム間差分を算出し、その絶対値の平均値をしきい値処理を行っているが、必ずしもこの手法でなくても良く、例えば時間差分を空間差分で割ることによって、正規化したデータを算出し、さらにその正規化したデータに対してしきい値処理を行うことで動きパラメータとすることも可能である。

【0111】

【発明の効果】この発明に依れば、長タップの推定演算によって、画素データを予測するので、予測の精度を向上できる。然も、長タップの推定演算を行う場合、画質劣化が生じやすい、輝度変化のほとんどない平坦部に隣接したエッジ部では、短タップを用いた推定演算を行うことにより画質劣化を防止することができ、画像に対する変換性能を大幅に向上させることができる。

【0112】また、この発明に依れば、タップ数の異なる複数の入力を持つ積和演算回路において、従来のように最もタップ数の多いデータに必要なタップ数が乗算器の入力に必要なため、乗数メモリと積和器のハード規模が大幅に削除され、全体のハード規模は縮小することができる。しかも、タップ縮退演算回路の効果により、長タップの性能は、あまり劣化させず、画質に最適なフィルタ演算を行うことができる。

【図面の簡単な説明】

【図1】この発明に係る画像情報変換装置の一実施例の

と同様のものであり、短タップDRは、上述したDRpartialとは異なり、図8に示すSDデータx1~x15と同様のものである。

【0107】

(14)

ブロック図である。

【図2】SDデータとHDデータの位置関係を説明するための略線図である。

【図3】SDデータとHDデータの位置関係を説明するための略線図である。

【図4】タップ選択パラメータ算出回路に使用するデータを説明するための略線図である。

【図5】空間クラス分類に使用するデータを説明するための略線図である。

【図6】動きクラス分類に使用するデータを説明するための略線図である。

【図7】長タップ処理用の推定演算に使用する画素を説明するための略線図である。

【図8】短タップ処理用の推定演算に使用する画素を説明するための略線図である。

【図9】この発明に係る切替回路の説明に使用する略線図である。

【図10】この発明に係る補正テーブルを作成する時の一実施例のブロック図である。

【図11】長/短タップ積和演算回路の一例である。

【図12】長/短タップ積和演算回路の一例である。

【図13】この発明の長/短タップ積和演算回路の一実施例である。

【図14】この発明に係る長/短タップ判定回路の一実施例の回路図である。

【図15】従来の画像情報変換装置の回路図である。

【図16】従来の画像情報変換装置の要部の回路図である。


【図17】従来の画像変換装置のブロック図である。

【図18】従来の画像変換装置に係る補正テーブルを作成する時のブロック図である。

【符号の説明】


2、4、6、11、12・・・領域切り出し回路、3・・・タップ選択パラメータ算出回路、5・・・ADRC回路、7・・・動きクラス決定回路、8・・・クラスコード発生回路、9、10・・・ROMテーブル、13、14・・・推定演算回路、15・・・切替回路

【図1】







【図5】



【図6】




【図15】







【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図17】




【図13】



【図14】



【図18】



# PATENT ABSTRACTS OF JAPAN

(11)Publication number : 10-098695

(43)Date of publication of application : 14.04.1998

---

(51)Int.Cl. H04N 7/01  
G06T 3/40  
H03M 7/30

---

(21)Application number : 08-271739 (71)Applicant : SONY CORP

(22)Date of filing : 21.09.1996 (72)Inventor : UCHIDA MASASHI  
KONDO TETSUJIRO  
HORISHI MASARU

---

## (54) IMAGE INFORMATION CONVERTER AND ITS DEVICE AND PRODUCT SUM ARITHMETIC UNIT

### (57)Abstract:

PROBLEM TO BE SOLVED: To select the number of taps of an estimating equation to perform an optimal converting processing in accordance with characteristics of an image in converting SD (a video signal of an NTSC method) image into an HD (the video signal of a high vision) image.

SOLUTION: Ratio DRratio between dynamic range DRall of all SD data segmented by an area segmenting circuit 2 and a part of the dynamic range DRpartial is calculated in a tap selecting parameter calculating circuit 3. A class code class is generated from a space class and a moving class mv-class in a class code generating circuit 8 and coefficient data is read out of ROM tables 910 by regarding the class as an address. HD data is generated by a linear estimating equation consisting of twenty-five pixels in an estimating operation circuit 13 and the HD data is generated by the linear estimating equation consisting of fifteen pixels in an estimating operation circuit 14. The DRratio is compared with a threshold value in a switch circuit 15 and the HD data is selected and outputted in accordance with the comparison result.

---

## CLAIMS

---

### [Claim(s)]

[Claim 1]An image information converter which is provided with the following and characterized by switching processing by the 1st and 2nd taps of the above and which changed the 1st digital image signal into the 2nd digital image signal with more pixel numbers.



A pixel logging means which cuts down picture element data of a position from the 1st digital image signal of the above.

A class determination means to detect a pattern of level distribution of the above-mentioned picture element data cut down by the above-mentioned pixel logging means to determine a class to which picture element data which it is going to presume belongs based on the above-mentioned pattern and to output class information.

A coefficient data memory measure which coefficient data of an estimate equation which is the information for changing the 1st digital image signal of the above into the 2nd digital image signal of the above is memorized for every above-mentioned class and outputs the above-mentioned coefficient data according to the above-mentioned class information from the above-mentioned class determination means.

An image signal generating means which generates a predicted value of the 2nd digital image signal of the above using an estimate equation which consists of linear combination of picture element data of the 2nd tap longer than the 1st tap or 1st tap of the above started from the 1st digital image signal of the above and the above-mentioned coefficient data.

[Claim 2] In the image information converter according to claim 1 picture element data of the 2nd digital image signal of the above it is going to presume is located in a flat part And an image information converter establishing a judging means which judges whether edge exists near the above-mentioned flat part and switching processing by the 1st and 2nd taps of the above based on a decision result of the above-mentioned judging means.

[Claim 3] The image information converter comprising according to claim 1:

The 1st memory that memorizes coefficient data corresponding to the 1st tap of the above.

The 2nd memory that memorizes coefficient data corresponding to the 2nd tap of the above.

The 1st field logging means that cuts down picture element data of the 1st tap of the above from the 1st digital image signal of the above.

The 2nd field logging means that cuts down picture element data of the 2nd tap of the above from the 1st digital image signal of the above

The 1st calculating means by which the 1st predicted value is generated with the above-mentioned estimate equation using picture element data from a field logging means of the above

1st and coefficient data from the 1st memory of the above

The 2nd calculating means by which the 2nd predicted value is generated with the above-mentioned estimate equation using picture element data from a field logging means of the above 2nd and coefficient data from the 2nd memory of the above.

[Claim 4] In the image information converter according to claim 1 picture element data of the 2nd digital image signal of the above it is going to presume is located in a flat part And an image information converter having chosen processing of the 1st tap of the above when conditions in which edge exists the neighborhood [ in the

above-mentioned flat part ] were satisfied and choosing processing of the 2nd tap of the above when the above-mentioned conditions are not satisfied.

[Claim 5] In the image information converter according to claim 4a dynamic range of two or more picture element data of the 1st tap of the above. An image information converter choosing one side of processing of the 1st and 2nd taps of the above by a ratio with a dynamic range of two or more picture element data of the 2nd tap of the above.

[Claim 6] In the image information converter according to claim 1 the above-mentioned coefficient data memorized by the above-mentioned coefficient data memory measure. Beforehand by study it is gained and a learning method of the above-mentioned coefficient data. The 2nd digital image signal is changed into the 1st digital image signal with few pixel numbers than the 2nd digital image signal of the above. Picture element data of a position is cut down from the 1st changed digital image signal of the above. A pattern of level distribution of the above-mentioned picture element data cut down by the above-mentioned pixel logging means is detected. Based on the above-mentioned pattern determine a class to which picture element data which it is going to presume belongs and class information is outputted. According to surrounding picture element data of a position of picture element data which is going to carry out a position and the above-mentioned presumption of the picture element data which is going to presume [ above-mentioned ] choose one side of the 1st and 2nd taps of the above and Picture element data from the 2nd digital image signal of the above. An image information converter asking for coefficient data that the sum of squares of an error with the above-mentioned predicted value obtained from an estimate equation which consists of the above-mentioned linear combination serves as the minimum for every above-mentioned class information about each of the 1st tap of the above and the 2nd tap of the above.

[Claim 7] The image information converter comprising according to claim 1:  
A described image signal generating means is picture element data of the 1st tap of the above.

The 1st sum-of-products means that performs product sum operation using the above-mentioned coefficient data from the above-mentioned coefficient data memory measure.

Picture element data of the 2nd tap of the above.

The 2nd sum-of-products means that performs product sum operation using the above-mentioned coefficient data from the above-mentioned coefficient data memory measure. A switch signal generating means which generates a switching signal for switching the 1st tap of the above and the 2nd tap of the above and a selecting means which answers the above-mentioned switching signal and chooses the 1st sum-of-products output from a sum-of-products means of the above 1st and the 2nd sum-of-products output from a sum-of-products means of the above 2nd.

[Claim 8] The image information converter comprising according to claim 1:

A switch signal generating means for generating a switching signal for a described image signal generating means to switch the 1st tap of the above and the 2nd tap of the above.

The above-mentioned switching signal is answered and it is picture element data of the 1st tap of the above.

A selecting means which chooses picture element data of the 2nd tap of the above.

A sum-of-products means to perform product sum operation using the above-mentioned picture element data from the above-mentioned selecting means and the above-mentioned coefficient data from the above-mentioned coefficient data memory measure.

[Claim 9] The image information converter comprising according to claim 1:

A degeneration means by which a described image signal generating means degenerates the 2nd tap of the above to the 3rd tap shorter than the 2nd tap of the above.

A switch signal generating means which generates a switching signal for switching the 2nd tap of the above and the 3rd tap of the above.

The above-mentioned switching signal is answered and it is picture element data of the 2nd tap of the above.

A sum-of-products means to perform product sum operation using the above-mentioned picture element data from a selecting means which chooses picture element data of the 3rd tap of the above and the above-mentioned selecting means and the above-mentioned coefficient data from the above-mentioned coefficient data memory measure.

[Claim 10] An image information conversion method which changed the 1st digital image signal into the 2nd digital image signal with more pixel numbers comprising:  
A step which cuts down picture element data of a position from the 1st digital image signal of the above.

A step which detects a pattern of level distribution of the above-mentioned picture element data cut down by the above-mentioned pixel logging means determines a class to which picture element data which it is going to presume belongs based on the above-mentioned pattern and outputs class information.

A step which coefficient data of an estimate equation which is the information for changing the 1st digital image signal of the above into the 2nd digital image signal of the above is memorized for every above-mentioned class and outputs the above-mentioned coefficient data according to the above-mentioned class information from the above-mentioned class determination means.

A step which judges whether picture element data of the 2nd digital image signal of the above it is going to presume is located in a flat part and edge exists the neighborhood [ in the above-mentioned flat part ] Picture element data of the 2nd tap longer than the 1st tap or 1st tap of the above started from the 1st digital

image signal of the above A step which has a step which generates a predicted value of the 2nd digital image signal of the above using an estimate equation which consists of linear combination with the above-mentioned coefficient data and switches processing by the 1st and 2nd taps of the above.

[Claim 11] A product sum arithmetic unit with which N are a product sum arithmetic unit and longer than M and the above-mentioned M as two or more above-mentioned taps which performs product sum operation of picture element data of two or more taps of an input digital image signal characterized by comprising the following and two or more coefficient data currently stored in a multiplier memory is set up.

N tap register which outputs picture element data of the above-mentioned N tap.

M tap register which outputs picture element data of the above-mentioned M tap.

A degeneration means to degenerate the above-mentioned N tap to a multiplicand of L tap shorter than the above-mentioned N tap.

A selecting means which chooses whether the above-mentioned L tap performs the above-mentioned product sum operation or the above-mentioned M tap performs A means to perform the above-mentioned product sum operation using a memory which outputs coefficient data corresponding to the above-mentioned L tap or the above-mentioned M tap with the above-mentioned selected selecting means the above-mentioned selected L tap or the above-mentioned M tap and the above-mentioned coefficient data.

---

## DETAILED DESCRIPTION

---

[Detailed Description of the Invention]

[0001]

[Field of the Invention] This invention relates to an image information converter, a method and a product sum arithmetic unit which change into the picture information of high resolution the picture information of the usual resolution which uses for a television receiver, a videotape recorder device etc. for example and is especially supplied from the outside about a suitable image information converter and output it.

[0002]

[Description of the Prior Art] In today from the audio-visual-oriented rise development of the television receiver which can acquire the picture of high resolution more was desired and what is called Hi-Vision was developed to meet this request. It has become 1125 more than twice to this Hi-Vision being the 525 number of scanning lines specified to what is called NTSC system and also also in the aspect ratio of the display screen NTSC system has become 9:16 and a wide angle screen to 3:4. For this reason the screen which has presence with high resolution can be obtained now.

[0003] Here although it is the Hi-Vision which has such the outstanding characteristic image display cannot be performed even if it supplies the video signal of NTSC system as it is. This is because standards differ with NTSC system and a high vision system as mentioned above. For this reason when it was going to display the picture according to the video signal of NTSC system with Hi-Vision rate conversion of the video signal was conventionally performed using the image information converter as shown for example in drawing 15.

[0004] In drawing 15 the conventional image information converter mentioned above comprises the level interpolation filter 101 which performs horizontal interpolation processing of the video signal (SD data) of the NTSC system supplied via the input terminal 100 and the vertical interpolation filter 102 which performs interpolation processing of the perpendicular direction of a video signal in which horizontal interpolation processing was performed.

[0005] Specifically the level interpolation filter 101 has composition as shown in drawing 16. The example of drawing 16 constitutes the level interpolation filter 101 for example with a cascade connection type FIR filter. In drawing 16 110 is an input terminal in which SD data is supplied.

$111_0 - 111_m$  are multipliers which multiply SD data by filter factor  $\alpha_0 - \alpha_m$  respectively.

$112_0 - 112_{m-1}$  are adding machines respectively.

$113_1 - 113_m$  are the delay elements of the time T (T: 1 sampling period).

The output data by which level interpolation was carried out is obtained by the output terminal 114. This output data is supplied to the vertical interpolation filter 102.

[0006] The vertical interpolation filter 102 has the same composition as the level interpolation filter 101.

A vertical pixel is interpolated to the video signal with which level interpolation processing was performed.

This interpolates a vertical pixel to the video signal of NTSC system. Thus the video signal (HD data) of the Hi-Vision in which conversion was made is supplied to a Hi-Vision receiving set. Thereby the picture according to the video signal of NTSC system can be expressed as a Hi-Vision receiving set.

[0007] However since the above-mentioned conventional image information converter was only horizontal and was only interpolating perpendicularly based on the video signal of NTSC system resolution was not different from the video signal of the NTSC system used as a basis at all. When the usual animation is especially made applicable to conversion interpolating perpendicularly by the processing in the field is common but. In that case since the correlation between the fields of a picture was not used in a picture standstill part there was a fault in which resolution deteriorates rather than the video signal of NTSC system by conversion loss.

[0008] On the other hand in the image signal converter of Japanese Patent Application No. No. 205934 [ six to ] an applicant Class division was performed according to three-dimensional (between space-time) distribution of the picture signal level which is an input signal it had the memory measure which stored the

prediction coefficient value beforehand gained by study for every class and the thing of outputting the optimal point estimate by the operation based on an estimate formula is proposed.

[0009] When this technique creates HD (High Definition) pixel by performing class division using SD (Standard Definition) picture element data near the HD picture element to create and gaining a prediction coefficient value by study for every class. It is the skillful thing of obtaining the HD picture element value nearer to a true value in frame internal phase Seki and a motion part using field internal phase Seki in a picture standstill part.

[0010] For example when it aims at creation of HD picture element  $y_1$  as shown in drawing 2 and drawing 3 -  $y_4$ . The average value of the inter-frame difference of the pixels of SD pixel  $m_1$  shown in drawing 6 -  $m_5$  and SD pixel  $n_1$  -  $n_5$  which are in a spatial same position respectively is calculated. By carrying out threshold processing and carrying out class sorting of it, class sorting is mainly performed to expression of the grade of a motion.

[0011] Class sorting aiming at the waveform expression in space is mainly performed with the small number of bits by carrying out ADRC (Adaptive Dynamic Range Coding) processing of SD pixel  $k_1$  as shown in drawing 5 - the  $k_5$  simultaneously. SD pixel  $x_1$  determined by two kinds of above-mentioned class sorting as shown in drawing 7 for every class -  $x_{25}$  are used. A linearity linear expression is built and a prediction coefficient value is gained by study. This method has the feature that high conversion performance can be obtained with the comparatively small number of classes in order to perform individually class sorting which mainly expresses the grade of a motion and class sorting which mainly expresses the waveform in space in the form of having been suitable for each.

[0012] Estimated calculation of HD picture element  $y$  is performed by the following formulas (1) using prediction coefficient value  $w_n$  obtained in the above-mentioned procedure.

[0013]

$$y = w_1 x_1 + w_2 x_2 + \dots + w_n x_n \quad (1)$$

In this example it is  $n = 9$ .

[0014] Thus after calculating beforehand the prediction coefficient value for presuming the HD data corresponding to SD data by study for every class. Unlike what only carried out interpolation processing of the inputted SD data, there is the feature that near data can be outputted with actual HD data by storing in the ROM table and outputting the prediction coefficient value read from SD data and the ROM table which are inputted.

[0015] This image information converter is shown in drawing 17. SD data is supplied from the input terminal 121 and the SD data is supplied to the field logging circuits 122, 124 and 128. In the field logging circuit 122, SD data used as the basis of the class generated by the ADRC circuit 123 is extracted. In the field logging circuit 124, SD data used as the basis of the motion class generated by the motion class determining circuit 125 is extracted. In the class code generation circuit 126, a

class code is generated from the class from the ADRC circuit 123 and the motion class from the motion class determining circuit 125.

[0016] SD data for time delay of predetermined to be carried out and for inputted SD data calculate in the field logging circuit 128 in the estimation arithmetic circuit 129 is extracted. In ROM table 127 the prediction coefficient value corresponding to the supplied class code is read. In the estimation arithmetic circuit 129 estimated calculation is performed by the class code from SD data and ROM table 127 from the field logging circuit 128 and HD data are generated. The generated HD data are outputted from the output terminal 130.

[0017] By the way study in an image information converter was performed by composition as shown in drawing 18. From the input terminal 131 the HD data obtained for example as an image pick-up output of HD video camera are inputted and the HD data are supplied to the vertical interlaced filter 132 and the normal equation adding circuit 141. In the vertical interlaced filter 132 interlaced processing is performed so that the frequency of the scanning line of the perpendicular direction in the field may be set to one half in the level interlaced filter 133 interlaced processing is performed so that the horizontal HD data in the field may be set to one half and SD data is obtained. This SD data is supplied to the field logging circuits 134 and 136 and the delay circuit (DL) 139.

[0018] In the field logging circuit 134 SD data used as the basis of the class generated by the ADRC circuit 135 is extracted. In the field logging circuit 136 SD data used as the basis of the motion class generated by the motion class determining circuit 137 is extracted. In the class code generation circuit 138 a class code is generated from the class from the ADRC circuit 135 and the motion class from the motion class determining circuit 137. SD data for SD data supplied via the delay circuit 139 to calculate in the field logging circuit 140 in the normal equation adding circuit 141 is extracted. In the normal equation adding circuit 141 the normal equation addition for one frame is made with SD data and HD data for every class for example. In the prediction coefficient determining circuit 142 a prediction coefficient value is determined for every class from the normal equation and the determined prediction coefficient value is memorized by the memory 143 for every class.

[0019] Namely the inputted HD data with the vertical interlaced filter 132. Perform interlaced processing so that the frequency of the perpendicular direction in the field may be set to one half and further with the level interlaced filter 133. The prediction coefficient value had been obtained by performing interlaced processing so that the horizontal frequency of HD data may be set to one half obtaining SD data and learning the relation between this SD data and input HD data.

[0020] By the way SD data which is actually the target of signal transformation was obtained by thinning out HD data like [ at the time of study ]. For example the image sensor (HD data) of HD video camera may be changed. Generally the output signal of a television camera is influence of the resolution characteristic of a lens the aperture characteristic of the electron beam during an image pick-up etc. and the output of a higher spatial frequency component declines. While

amending this the fall of the high region of the spatial frequency characteristics in a display device is also expected and the outline of a video signal is emphasized and sent out and an outline correction machine tries to make a sharp picture for appearance and it is also called the enhancer.

[0021] Generally in the outline correction machine many nonlinear processings such as nonlinear processing to coring and a contour signal is included. The profit of the adjustment signal of small-size width is large and the processing which most contour signals with small coring consider that it is a noise component and oppresses it and nonlinear processing to a contour signal have [ the profit of the adjustment signal of large amplitude ] the common method of making it small. Otherwise the profit of an adjustment signal may be changed with the luminosity of a picture and in the case of SD data an adjustment signal may be controlled also in view of NTSC encoding.

[0022]

[Problem(s) to be Solved by the Invention] By the way in the image signal converter proposed previously it was learning as mentioned above between the picture signal of the HD data in which outline correction was carried out and the picture signal of SD data created by carrying out the down convert of it with an ideal filter. Therefore obtained SD data differed especially from SD data which is SD data which acquired it by carrying out the down convert of the picture signal of the HD data in which outline correction was carried out and the characteristic of the data near the outline picturized with SD video camera in HD video camera to the last.

[0023] Therefore although ideal conversion has been realized about the rise conversion of SD data obtained from HD data by carrying out a down convert in the image signal converter there was a fault which does not necessarily serve as ideal conversion in outline vicinity especially concerning the rise conversion of SD data picturized with SD video camera. When a luminance change especially adjoined a flat portion without \*\*\*\*\* and there was steep edge there was a case where ringing quite remarkable in a flat part might appear and this caused big degradation visually by existence of edge.

[0024] The image deterioration after conversion arises by the difference in a difference of the signal characteristic between SD data which carried out the down convert not only of an enhancer but the HD data at the time of study and SD data which is actually going to change. In order to prevent the image quality deterioration mentioned above it is possible to lessen the tap numbers of estimated calculation. However this method is not preferred in order to reduce the accuracy of signal transformation. It becomes easy to produce image quality deterioration which was mentioned above when tap numbers were increased in order to raise the accuracy of this signal transformation.

[0025] Therefore there is the purpose of this invention in providing the image information converter method and product sum arithmetic unit which can moreover prevent image quality deterioration raising the accuracy of signal transformation.

[0026] Even if other purposes of this invention reduce hardware there are in providing the image information converter method and product sum arithmetic unit



which can moreover prevent image quality deterioration similarly raising the accuracy of signal transformation.

[0027]

[Means for Solving the Problem] In an image information converter from which the invention according to claim 1 changed the 1st digital image signal into the 2nd digital image signal with more pixel numbers A pixel logging means which cuts down picture element data of a position from the 1st digital image signal A class determination means to detect a pattern of level distribution of picture element data cut down by a pixel logging means to determine a class to which picture element data which it is going to presume belongs based on a pattern and to output class information Coefficient data of an estimate equation which is the information for changing the 1st digital image signal into the 2nd digital image signal is memorized for every class A coefficient data memory measure which outputs coefficient data according to class information from a class determination means Picture element data of the 2nd tap longer than the 1st tap or 1st tap started from the 1st digital image signal It is an image information converter having an image signal generating means which generates a predicted value of the 2nd digital image signal using an estimate equation which consists of linear combination with coefficient data and switching processing by the 1st and 2nd taps.

[0028] In an image information conversion method from which the invention according to claim 10 changed the 1st digital image signal into the 2nd digital image signal with more pixel numbers A step which cuts down picture element data of a position from the 1st digital image signal A step which detects a pattern of level distribution of picture element data cut down by a pixel logging means determines a class to which picture element data which it is going to presume belongs based on a pattern and outputs class information A step which coefficient data of an estimate equation which is the information for changing the 1st digital image signal into the 2nd digital image signal is memorized for every class and outputs coefficient data according to class information from a class determination means A step which judges whether picture element data of the 2nd digital image signal it is going to presume is located in a flat part and edge exists the neighborhood [ in a flat part ] It has a step which generates a predicted value of the 2nd digital image signal using an estimate equation which consists of linear combination of picture element data of the 2nd tap longer than the 1st tap or 1st tap started from the 1st digital image signal and coefficient data It is an image information conversion method consisting of a step which switches processing by the 1st and 2nd taps.

[0029] The invention according to claim 11 Picture element data of two or more taps of an input digital image signal In a product sum arithmetic unit with which N are a product sum arithmetic unit and longer than M and M as two or more taps which performs product sum operation with two or more coefficient data currently stored in a multiplier memory is set up N tap register which outputs picture element data of N tap and M tap register which outputs picture element data of M tap A degeneration means to degenerate N tap to a multiplicand of L tap shorter

than N tap. A selecting means which chooses whether L tap performs product sum operation or M tap performs product sum arithmetic unit consisting of a means to perform product sum operation using a memory which outputs coefficient data corresponding to L tap or M tap with a selected selecting means. Selected L tap or M tap and coefficient data.

[0030] As mentioned above, this invention detects a pattern of level distribution of SD pixel located near the HD picture element which should be created from an input SD signal, determines a class to which picture information of that field belongs based on this detected pattern, and outputs class detection information. Coefficient data of a linear estimating equation which is the information for changing into picture information of resolution higher than this picture information, picture information supplied from the outside is memorized for every class by coefficient data memory means, and this coefficient data is outputted to it according to class detection information. And it changes into picture information of resolution in which an image-information-converting means is higher than picture information supplied from a coefficient data memory means. At this time, it will have a device which processes by a small tap besides processing by a tap of the usual size. When processing a picture of a signal source from which a learning object and the characteristic differ, especially processing of a portion of edge which adjoined a flat part out of which degradation tends to come is raising substantially conversion performance to a picture of a signal source from which a learning object and the characteristic differ by processing by a small tap.

[0031]

[Embodiment of the Invention] It explains in detail, referring to drawing 1 for the example of the image signal converter concerning this invention hereafter. Drawing 1 shows the rough composition of signal processing of this one example, i.e., an image signal converter. As a picture signal supplied from the outside from the input terminal shown by 1, the so-called image of NTSC system is digitized, for example, and it is supplied as SD data.

[0032] Physical relationship of SD pixel and the HD picture element which should be created in this example is carried out as shown in drawing 2 and drawing 3. Drawing 2 is horizontal and expresses SD pixel of the present field, SD pixel of a previous field, the HD picture element of the present field, and the HD picture element of a previous field perpendicularly. Drawing 3 expresses SD pixel and an HD picture element to a time direction and a perpendicular direction. Thus, when it sees in an identical field, there are two kinds of HD picture element  $y_1$  and  $y_2$  which exist in a near position from SD pixel, HD picture element  $y_3$  which exists in a position far from SD pixel, and  $y_4$  of HD picture elements which should be created. Henceforth, the mode in which the HD picture element which exists in a near position from SD pixel is presumed in a position far from the mode 1 and SD pixel is presumed is called the mode 2.

[0033] In the field logging circuit 2, a pixel required for tap preference parameter calculation is started from SD data supplied from the input terminal 1. In this

example 17 SD pixel  $t_1$  located in the field and the identical field of HD picture element  $y_1$  which should be created as shown for example in drawing 4 -  $y_4 - t_{17}$  are started. SD data extracted by the field logging circuit 2 is supplied to the tap preference parameter calculation circuit 3.

[0034] The tap preference parameter calculation circuit 3 is a circuit for computing a parameter required in order to perform the change of long tap processing in which it explains later and short tap processing. This parameter shows whether the conditions in which it is located in the flat part in which a luminance change does not almost have HD data which it is going to presume and edge exists near the flat part are satisfied. Dynamic range  $DR_{all}$  which is specifically a difference of the maximum and the minimum of SD data ( $t_1 - t_{17}$ ) in the identical field supplied from the field logging circuit 2. Dynamic range  $DR_{partial}$  of some SD data ( $t_1 - t_9$ ) is computed among SD data supplied from the field logging circuit 2. The ratio --  $DR_{ratio} (=DR_{all}/DR_{partial})$  is supplied to the switch circuit 15 for switching a long tap / short tap processing.

[0035] Here SD data  $t_1 - t_{17}$ . The inside of SD data  $x_1$  of the long tap explained later -  $x_{25}$ . It is a pixel of HD data and an identical field which it is going to presume and a part of SD data  $t_1 - t_9$  are the pixels of HD data and an identical field which it is going to presume among SD data  $x_1$  of the short tap explained later -  $x_{15}$ .

[0036] Generally it is in the tendency whose conversion performance it is better to change into HD data from SD data using a long tap. However by existence of the edge when a luminance change adjoins a flat portion without \*\*\*\*\* there is steep edge and a conversion process is performed using a similarly long tap after linking quite remarkable in a flat part changing it may appear. In order to prevent this image quality deterioration -- the ratio of a dynamic range -- the length of the tap which performs a conversion process according to  $DR_{ratio}$  is switched. It may be judged whether the conditions in which the picture element data which it is going to presume is located in a flat part and edge exists near the flat part with parameters other than a dynamic range are fulfilled.

[0037] On the other hand in the field logging circuit 4 a pixel mainly required for the class sorting (a space class is called henceforth) for the waveform expression in space is started from SD picture signal supplied from the input terminal 1. In this example five SD pixel  $k_1$  located near HD picture element  $y_1$  which should be created as shown for example in drawing 5 - the  $y_4 - k_5$  are started. SD data extracted by the field logging circuit 4 is supplied to the ADRC circuit 5.

[0038] The ADRC circuit 5 performs an operation which compresses the data of each field into 2-bit SD data for example from 8-bit SD data for the purpose of patternizing of the level distribution of SD data of an above-mentioned field. This supplies the formed pattern compressed data to the class code generation circuit 8.

[0039] Originally although ADRC is the accommodative quantizing method developed for high efficiency coding for VTR since it can express the local pattern of a signal level efficiently by a short word size it is used for code generating of the class sorting of a signal pattern in the example of this invention. An ADRC circuit

is uniformly divided by the bit length which set the data level of  $n$  and the pixel in a field to  $L$  set [ bit length ] the re quantization code to  $Q$  for the dynamic range  $DR$  in a field and bit assignment and had between the maximum  $MAX$  in a field and the minimums  $MIN$  specified by the following formulas (2) and performs re quantization.

[0040]

$$DR = MAX - MIN + 1 \quad Q = [(L - MIN + 0.5) - 2^n / DR] \quad (2)$$

It corrects  $\square$  Mean omission processing.

[0041] In this example it shall compress each into 2 bits SD data of 5 pixels of each which was separated by the field logging circuit 4. Compressed SD data is made into  $q_1 - q_5$  respectively.

[0042] On the other hand SD picture signal supplied from the input terminal 1 is supplied also to the field logging circuit 6. The field logging circuit 6 serves to start a pixel required for the class sorting (motion class) for mainly expressing the grade of a motion. In this example ten SD pixel  $m_1 - m_5$  and  $n_1 - n_5$  which exist in the position shown in drawing 6 to HD picture element  $y_1$  which should be created -  $y_4$  are extracted from SD picture signal supplied for example.

[0043] The data cut down by the field logging circuit 6 is supplied to the motion class determining circuit 7. The motion class determining circuit 7 computes the inter-frame difference of supplied SD data and computes the motion parameter which is an index of a motion by carrying out threshold processing of the average value of the absolute value. Specifically the motion class determining circuit 7 computes the average value param of the absolute value of the difference of SD data supplied by the following formulas (3).

[0044]

[Equation 1]

It \*\*\*\* and is  $n = 5$  in this example.

[0045] With the threshold which set up beforehand the average value param of the absolute value of the difference of SD data computed by the above-mentioned technique do  $n$  division into equal parts of the histogram of the absolute value of the difference of SD data for example it moves using the average value param of the absolute value of the difference of this SD data and class mv-class is computed. Suppose that it moves here and four classes are provided and In for example the case of average value param  $\leq 2$  of the absolute value of the difference of SD data. Determine motion class mv-class as zero and In the case of average value param  $\leq 4$ . Motion class mv-class is determined as one in the case of average value param  $\leq 8$  motion class mv-class is determined as two and in the case of average value param  $> 8$  motion class mv-class is determined as three. Motion class mv-class determined in this way is supplied to the class code generation circuit 8.

[0046] The class code generation circuit 8 by calculating the following formulas (4) based on motion class mv-class supplied from pattern compressed data (space

class) supplied from the ADRC circuit 5 and the motion class determining circuit 7A class to which the block belongs is detected and the class code class which shows the class is supplied to ROM tables 9 and 10. This class code class shows a reading address from ROM tables 9 and 10.

[0047]

[Equation 2]

In this example it is  $n=5$  and  $p=2$ .

[0048] The coefficient data for computing the HD data corresponding to SD data is memorized for every class by learning the pattern of SD data and the relation of HD data by ROM tables 9 and 10 using the linear estimating equation. This is the information for changing SD data into the HD data corresponding to the standard of what is called Hi-Vision which is the picture information of resolution higher than this picture information with a linear estimating equation. In this example coefficient data is independently prepared in the mode 1 and the mode 2. The preparation method of the coefficient data memorized by ROM tables 9 and 10 is mentioned later.  $w_i$  (class) which is coefficient data of the class is read from the address shown by the class code class from ROM tables 9 and 10. This coefficient data is supplied to the estimation arithmetic circuits 13 and 14.

[0049] On the other hand input SD data is supplied also to the field logging circuits 11 and 12. The field logging circuit 11 starts 25 SD data  $x_1$  used for estimated calculation -  $x_{25}$  in a position as shown in drawing 7 from input SD data. An output signal of the field logging circuit 11 is supplied to the estimation arithmetic circuit 13. The estimation arithmetic circuit 13 computes HD data corresponding to inputted SD data based on SD data supplied from the field logging circuit 11 and coefficient data supplied from ROM table 9.

[0050] The estimation arithmetic circuit 13 more specifically by  $x_1$  which is SD data supplied from the field logging circuit 11 -  $x_{25}$  and  $w_1$  which is the coefficient data supplied from ROM table 9 -  $w_{25}$ . By performing an operation shown in a formula (5) respectively HD-data  $hd'$  corresponding to inputted SD data is computed. SD data  $x_1 - x_{25}$  have output data of the 2nd tap (long tap) set up about SD data. At this time an operation is performed [ about the mode 1 ] based on  $w_i$  (class) which is coefficient data using a coefficient for block 2 about the mode 2 using a coefficient for block 1. Created HD data are supplied to the switch circuit 15.

[0051]

$$hd' = w_1 x_1 + w_2 x_2 + \dots + w_{25} x_{25} \quad (5)$$

[0052] On the other hand the field logging circuit 12 starts 15 SD data  $x_1$  used for estimated calculation -  $x_{15}$  in a position as shown in drawing 8 from input SD data. That is SD data  $x_1 - x_{15}$  are output data of the 1st tap (short tap) set up about SD data. An output signal (tap output) of the field logging circuit 12 is supplied to the estimation arithmetic circuit 14. The estimation arithmetic circuit 14 computes HD data corresponding to inputted SD data based on SD data supplied from the field logging circuit 12 and coefficient data supplied from ROM table 10.

[0053]The estimation arithmetic circuit 14 more specifically by  $x_1$  which is SD data supplied from the field logging circuit 12 -  $x_{15}$  and  $w_1$  which is the coefficient data supplied from ROM table 10 -  $w_{15}$ . By performing an operation shown in a formula (6) respectively HD-data  $hd'$  corresponding to inputted SD data is computed. At this time an operation is performed [ about the mode 1 ] based on  $w_i$  (class) which is coefficient data using a coefficient for block 2 about the mode 2 using a coefficient for block 1. Created HD data are supplied to the switch circuit 15.

[0054]

$$hd' = w_1 x_1 + w_2 x_2 + \dots + w_{15} x_{15} \quad (6)$$

[0055]A threshold to which  $DR_{ratio}$  was beforehand set in the switch circuit 15 based on  $DR_{ratio} (= DR_{all}/DR_{partial})$  supplied from the tap preference parameter calculation circuit 3. When smaller than (4 [ for example ]) switching is performed so that an output of the estimation arithmetic circuit 13 may be chosen and when others switching is performed so that an output of the estimation arithmetic circuit 14 may be chosen.

[0056]An output of the switch circuit 15 is outputted via the output terminal 16. HD data outputted via this output terminal 16 are supplied for example to HD television receiver HD videotape recorder device etc.

[0057]As mentioned above the greatest feature of this invention performs two kinds of processings a long tap (this example 25 taps) and a short tap (this example 15 taps) and a place which switches it accommodative and outputs it has the greatest feature.

[0058]A one-dimensional level variation of picture element data is notionally shown in drawing 9. When it is going to presume HD data of a position of  $x$  it is explained briefly whether HD data in which estimated calculation was carried out by short tap are taken out or HD data in which estimated calculation was carried out by long tap are taken out. Case [ like drawing 9 A which shows a smooth level variation ] HD data presumed by a long tap are taken out from the switch circuit 15. When it is going to presume HD data located near the steep edge as shown in drawing 9 B HD data presumed by a short tap are taken out from the switch circuit 15. When it is going to presume HD data located on steep edge as shown in drawing 9 C HD data presumed by a long tap are taken out from the switch circuit 15. Thus in the switch circuit 15 it is judged whether from  $DR_{ratio}$  from the tap preference parameter calculation circuit 3 HD data which it is going to presume are located in a flat part and edge exists near the flat part.

[0059]Generally when the characteristic of a processing object image and the characteristic of a picture of a learning object are in agreement in the case of an image information converter like this invention it is in a tendency whose conversion performance to process by a long tap is better. It is better for a conversion result for the characteristic of a processing object image and the characteristic of a picture of a learning object not to be necessarily in agreement when changing into an HD signal a picture signal picturized with SD video camera but to still carry out a conversion process by a long tap by almost all portions.

[0060]By however existence of edge when it does not restrict that a good change

result can not necessarily be obtained [ near the outline etc. ]but it divides a flat portion which does not almost have a luminance change is adjoined and there is steep edge. Ringing quite remarkable in a flat part may appear this may cause big degradation visually and synthetically big image quality deterioration might be caused.

[0061] When a flat portion which does not not much have a luminance change is adjoined in an image information converter of this invention and there is edge Even when a problem mentioned above by performing image-information-converting processing by a short tap and performing picture information change processing by a long tap in being other is improved substantially and the characteristic of a processing object image differs from the characteristic of a picture of a learning object somewhat a good conversion result can be obtained.

[0062] Then a preparation method of coefficient data stored in ROM tables 9 and 10 is explained using drawing 10. In order to obtain coefficient data by study SD picture of one fourth of pixel numbers of an HD image corresponding to an HD image already known first is formed. First HD data are supplied via the input terminal 21 and infanticide processing is carried out so that frequency of a perpendicular direction in the field may be set to one half with the vertical infanticide filter 22 in a pixel of a perpendicular direction of the HD data Furthermore with the level infanticide filter 23 infanticide processing of the horizontal pixel of HD data is carried out.

[0063] Thus created SD data is supplied to the field logging circuits 24, 26 and 28 and the switch circuit 31 for switching a long tap / short tap processing further. HD data supplied from the input terminal 1 are supplied to the normal equation adding circuits 34 and 38.

[0064] In the field logging circuit 24 a pixel required for tap preference parameter calculation is started from SD data supplied from the level infanticide filter 23. This is completely the same as the already explained field logging circuit 2. SD data extracted by the field logging circuit 24 is supplied to the tap preference parameter calculation circuit 25.

[0065] The tap preference parameter calculation circuit 25 is a circuit for computing a parameter required in order to perform a change of long tap processing and short tap processing and carries out the same work as the already explained tap preference parameter calculation circuit 3.  $DR_{ratio}$  computed in the tap preference parameter calculation circuit 3 is supplied to the switch circuit 31.

[0066] On the other hand in the field logging circuit 26 in order to perform a space class classification a required pixel is started from supplied SD data. Specifically the field logging circuit 26 carries out the same work as the field logging circuit 4 explained previously. Cut-down SD data is supplied to the ADRC circuit 27.

[0067] While the ADRC circuit 27 detects a pattern of one-dimensional or two-dimensional level distribution of SD data supplied for every field By performing an operation which compresses all the data of each field or some data into 2-bit SD data for example from 8-bit SD data as mentioned above pattern compressed data is formed and this pattern compressed data is supplied to the class code

generation circuit 30. The ADRC circuit 27 is the same as the ADRC circuit 5 explained previously.

[0068] On the other hand data logging which needs SD picture signal supplied to the field logging circuit 28 for motion class sorting is performed. Specifically the field logging circuit 28 carries out the same work as the field logging circuit 6 explained previously. SD data cut down by the field logging circuit 28 is supplied to the motion class determining circuit 29. Specifically the motion class determining circuit 29 carries out the same work as the motion class determining circuit 7 explained previously. Motion class mv-class determined in the motion class determining circuit 29 is supplied to the class code generation circuit 30.

[0069] The class code generation circuit 30 is the same as the class code generation circuit 8 explained previously. By calculating a formula (4) mentioned above based on supplied motion class mv-class from pattern compressed data (space class) supplied and the motion class determining circuit 29 from the ADRC circuit 27, a class to which the block belongs is detected and the class code class which shows the class is outputted. The class code generation circuit 30 outputs the class code class to the normal equation adding circuits 33 and 37.

[0070] a ratio of a dynamic range which an SD signal from the level infanticide filter 23 is supplied to the switch circuit 31 and is supplied from the tap preference parameter calculation circuit 25 on the other hand in the switch circuit 31 -- based on  $DR_{ratio}$  the field logging circuit 32 or 36 is chosen. concrete -- a ratio of a dynamic range when  $DR_{ratio}$  is smaller than a threshold (for example 4) set up beforehand. The field logging circuit 32 is chosen when larger than a threshold the field logging circuit 36 is chosen and an SD signal is supplied to the selected field logging circuit 32 or 36.

[0071] The field logging circuit 32 cuts down SD data used for normal equation addition. The field logging circuit 32 is the same as the field logging circuit 11 explained previously and specifically serves to cut down SD data required for normal equation addition. An output of the field logging circuit 32 is supplied to the normal equation adding circuit 33.

[0072] On the other hand SD data which also uses the field logging circuit 36 for normal equation addition is cut down. The field logging circuit 36 is the same as the field logging circuit 12 explained previously and specifically serves to cut down SD data required for normal equation addition. An output of the field logging circuit 36 is supplied to the normal equation adding circuit 37.

[0073] Here study of a transformation from two or more SD data to HD data and signal transformation which used the estimate formula are described for the normal equation adding circuit 33 and explanation of 36. Below a case where generalize a pixel more for explanation and prediction by n pixel is performed is explained. SD pixel level -- respectively --  $x_1, x_2$  and ... re quantization data of a result of having been alike respectively and having performed the p bit ADRC as  $x_n$  --  $q_1, q_2$  and ... it is considered as  $q_n$ . At this time a formula (4) defines the class code class of this field.

[0074] as mentioned above SD pixel level -- respectively --  $x_1, x_2$  and ... a time of



considering it as  $x_n$  and setting an HD picture element level to  $y$  -- every class -- coefficient data  $w_1, w_2$  and ... a linear estimating equation of  $n$  tap by  $w_n$  is set up. It is shown in a formula (1) which mentioned this above. Before study  $w_i$  is an undetermined coefficient.

[0075] Study is performed to two or more signal data for every class. When a data number is  $m$  a formula (7) shown below is set up according to a formula (1).

[0076]

$$y_k = w_1 x_{k1} + w_2 x_{k2} + \dots + w_n x_{kn} \quad (7)$$

( $k = 1 \dots m$ )

[0077] Since it is not decided that  $w_1, w_2, \dots, w_n$  will be meaningful in  $m > n$  a formula (8) defines an element of the error vector  $e$  and it asks for coefficient data which makes a formula (9) the minimum. It is a solution what is called by a least square method.

[0078]

$$e_k = y_k - [w_1 x_{k1} + w_2 x_{k2} + \dots + w_n x_{kn}] \quad (8)$$

( $k = 1 \dots m$ )

[0079]

[Equation 3]

[0080] Here a differential quotient by  $w_i$  of a formula (9) is calculated. It should just calculate  $w_i$  each so that the following formulas (10) may be set to 0.

[0081]

[Equation 4]

[0082] Hereafter like a formula (11) and a formula (12) if  $X_j Y_i$  is defined a formula (10) will be rewritten by the formula (13) using a procession.

[0083]

[Equation 5]

[0084]

[Equation 6]

[0085]

[Equation 7]

[0086] Generally this equation is called the normal equation. The class code class to which the normal equation adding circuits 33 and 36 were supplied from the class code generation circuit 30. SD data  $x_1$  from the field logging circuit 32  $x_2 \dots x_{25}$  and SD data  $x_1$  from the field logging circuit 36  $x_2 \dots x_{15}$  perform this normal equation

addition using HD-data  $y$  corresponding to SD data supplied from the input terminal 21.

[0087]After the input of all the training data is completed the normal equation adding circuit 33 outputs normal equation data to the prediction coefficient determining circuit 34. The prediction coefficient determining circuit 34 sweeps out a normal equation using general procession solutions such as law is solved about  $w_i$  and computes coefficient data (prediction coefficient value). The prediction coefficient determining circuit 34 writes the computed coefficient data in the memory 35.

[0088]Similarly after an input of all the training data is completed the normal equation adding circuit 36 outputs normal equation data to the prediction coefficient determining circuit 38. The prediction coefficient determining circuit 38 sweeps out a normal equation and computes intermediary \*\*\*\*\* and coefficient data to  $w_i$  using general procession solutions such as law. The prediction coefficient determining circuit 38 is written in the computed prediction coefficient memory 39.

[0089]As a result of training as mentioned above coefficient data to which presumption statistical nearest to a true value for presuming attention HD-data  $y$  for every class in a case of using a long tap (they are 25 taps in this example) is made is stored in the memory 35. A table stored in this memory 35 is ROM table 9 used in an image signal converter of this invention as mentioned above.

[0090]Coefficient data to which presumption statistical nearest to a true value for presuming attention HD-data  $y$  for every class in a case of using a short tap (they are 15 taps in this example) is made is similarly stored in the memory 39. A table stored in this memory 39 is ROM table 10 used in an image signal converter of this invention as mentioned above. By the above processing study of coefficient data for creating HD data from SD data with a linear estimating equation is completed.

[0091]A surrounding circuit diagram of the estimation arithmetic circuits 13 and 14 in this one example mentioned above is shown in drawing 11. The address control circuit 41 corresponds to the class code generation circuit 8 and the coefficient memory 43. Corresponding to ROM table 10 the sum-of-products machine 44 corresponds to the estimation arithmetic circuit 13 the multiplier memory 46 corresponds to ROM table 9 the sum-of-products machine 47 corresponds to the estimation arithmetic circuit 14 and MUX (multiplexer) 48 corresponds to the switch circuit 15. The long tap multiplicand register 42 holds an output of the field logging circuit 11 and the short tap multiplicand register 45 holds an output of the field logging circuit 12.

[0092]That is drawing 11 switches a long tap and a short tap and shows usable composition. Picture element data of  $N$  tap (for example 25 taps) is supplied to the sum-of-products machine 44 from the long tap multiplicand register 42. Coefficient data corresponding to the picture element data is read from the multiplier memory 43 by the class code class from the address control circuit 41 and 25 read coefficient data is supplied to the sum-of-products machine 44 from the multiplier memory 43. In the sum-of-products machine 44 product sum

operation of picture element data and coefficient data which correspond to a formula (5) so that it may be shown is carried out and the sum-of-products output, i.e. HD data is supplied to MUX (multiplexer) 48.

[0093] Picture element data of M tap (for example 15 taps) is supplied to the sum-of-products machine 47 from the short tap multiplicand register 45. Coefficient data corresponding to the picture element data is read from the multiplier memory 46 by the class code class from the address control circuit 41 and 15 read coefficient data is supplied to the sum-of-products machine 47 from the multiplier memory 46. In the sum-of-products machine 47 product sum operation of picture element data and coefficient data which correspond to a formula (6) so that it may be shown is carried out and the sum-of-products output, i.e. HD data is supplied to MUX 48. In MUX 48 by a switching signal to which HD data from a long tap and HD data from a short tap are supplied from the outside and  $DR_{ratio} (=DR_{all}/DR_{partial})$  mentioned above. HD data which were switched and were chosen from the output terminal 49 are outputted.

[0094] Here as shown in a formula (5) and a formula (6) it is only that tap numbers differ and the difference among the sum-of-products machines 44 and 47 can also perform product sum operation of a short tap by using only the sum-of-products machine 44 for long taps as shown in drawing 12. The multiplier memory 51 corresponds to ROM tables 9 and 10 and MUX 52 corresponds to the change machine 15.

[0095] Picture element data of 25 taps is supplied to MUX 52 from the long tap multiplicand register 42 and picture element data of 15 taps is similarly supplied to MUX 52 from the short tap multiplicand register 45. In MUX 52 picture element data from the long tap multiplicand register 42 and picture element data from the short tap multiplicand register 45 are switched by  $DR_{ratio} (=DR_{all}/DR_{partial})$  which is a switching signal from the outside. Picture element data chosen from MUX 52 is supplied to the sum-of-products machine 44.

[0096] The class code class corresponding to picture element data chosen from the address control circuit 41 by MUX 52 is supplied to the multiplier memory 51. In the multiplier memory 51 coefficient data is read based on  $DR_{ratio}$  which is a switching signal from the outside and the supplied class code class and read coefficient data is supplied to the sum-of-products machine 44. In the sum-of-products machine 44 as mentioned above product sum operation is performed and HD data are obtained as a result of product sum operation. The HD data are outputted from the output terminal 53.

[0097] Thus if a circuit of drawing 12 is compared with a circuit of drawing 11 it can be considered as one sum-of-products machine and hardware can reduce considerably. Then as shown in drawing 13 in order to reduce hardware further a sum-of-products machine used is changed into the sum-of-products machine 47 for short taps from the sum-of-products machine 44 for long taps. Long / short tap determining circuit 63 is equivalent to the class code generation circuit 8 the multiplier memory 64 corresponds to ROM tables 9 and 10 and MUX 67 corresponds to the change machine 15.

[0098]In the address control circuit 41the class code class of corresponding picture element data is supplied to the control memory 61 and the multiplier memory 64. The control memory 61 controls the tap degeneration arithmetic circuit 62 based on the supplied class code class. In the tap degeneration arithmetic circuit 62picture element data of N tap from the long tap multiplicand register 42 degenerates to picture element data of L tapand is supplied to MUX67. At this timea relation of an N tap  $\geq$ L tap is materialized and it is  $N=25$  and  $L=15$  in the one above-mentioned example as an example. Picture element data of M tap (for example15 taps) is supplied to MUX67 from the short tap multiplicand register 45.

[0099]It is judged by long / short tap determining circuit 63 whether picture element data of a long tap is used or picture element data of a short tap is usedand the decision result is supplied to MUX67 and the multiplier memory 64. A decision result outputted from long / short tap determining circuit 63 is the same as that of  $DR_{ratio}$  outputted from the tap preference parameter calculation circuit 3 mentioned above. In MUX67picture element data from picture element data and the short tap multiplicand register 45 from the tap degeneration arithmetic circuit 62 is chosen by making a decision result from long / short tap determining circuit 63 into a switching signal. Selected picture element data is supplied to the sum-of-products machine 47 from MUX67.

[0100]Coefficient data is chosen from the class code class from the address control 41and a decision result from long / short tap determining circuit 63 in the multiplier memory 64. Selected coefficient data is supplied to the sum-of-products machine 47 from the multiplier memory 64. In the sum-of-products machine 47product sum operation is performed based on a formula (6) mentioned aboveand the sum-of-products output.e.HD datais outputted from the output terminal 66.

[0101]Heredegeneration to L tap performed in the tap degeneration arithmetic circuit 62 from N tap is explained briefly. Firstabsolute value-ization is performed to picture element data of N tap. Average value and the maximum are calculated from picture element data of N tap in which absolute value-ization was performedand further 0 is set up as the temporary central value A.

[0102]Picture element data of N tap is divided into every temporary central value A by group. Divided average value which average value of picture element data was calculated and was calculated for every group is set up as the temporary central value B. At this time0 always shall not be changed. When it is judged whether the temporary central value B is equal to L and it is judged that it is not equalbased on the temporary central value Bpicture element data of absolute-value-ized N tap is again divided into a group. An error of the temporary central value B and picture element data in a group is computed $\times 0.0001$  is added to the temporary central value B of a group who becomes inaccuracyand it divides into two. What was divided into these twoand the temporary central value B used as inaccuracy are reset as the temporary central value A. It is repeated until the central value B with this temporary processing becomes equal to L.

[0103]When it is judged whether the temporary central value B is equal to L and it

is judged that it is equal the temporary central value B serves as picture element data which degenerated to L tap.

[0104] Next long / short tap determining circuit 63 is explained in detail using a circuit diagram shown in drawing 14. In the long tap judging area register 71a judgment of picture element data contained from input data in area of a long tap is performed. Selection of picture element data contained in area of a long tap will supply the picture element data to the dynamic range arithmetic circuit 72 from the long tap judging area register 71. In the dynamic range arithmetic circuit 72 from supplied picture element data a dynamic range calculates and a calculated dynamic range is supplied to the comparator 79 via the register 73.

[0105] In the short tap judging area register 74a judgment of picture element data contained from input data in area of a short tap is performed. Selection of picture element data contained in area of a short tap will supply the picture element data to the dynamic range arithmetic circuit 75 from the short tap judging area register 74. In the dynamic range arithmetic circuit 75a dynamic range is called for from supplied picture element data and the dynamic range is supplied to the multiplier 77. In the multiplier 77a dynamic range and the threshold TH beforehand set up via the register 76 are multiplied. The multiplication result is supplied to the comparator 79 via the register 78.

[0106] It is compared by the comparator 79 as a dynamic range for long taps and a dynamic range for short taps multiplied by the threshold TH show in a formula (14). The comparison result is outputted from the output terminal 80. The long tap DR shown in this formula (14) differs from  $DR_{all}$  mentioned above. It is the same as that of SD data  $x_1$  shown in drawing 7 -  $x_{25}$  and the short tap DR is the same as that of SD data  $x_1$  which is shown in drawing 8 unlike  $DR_{partial}$  mentioned above -  $x_{15}$ .

[0107]

long tap  $DR \geq TH \times$  short tap DR (14)

[0108] That is the threshold TH carries out the multiplication of the value of a setting register set up beforehand to a dynamic range for short taps and a dynamic range and a party rate for long taps are made.

[0109] Although it decided to provide ADRC in explanation of an above-mentioned example as an information-compression means to patternize a space wave form with the small number of bits. It is free what if this is a mere example and it is an information-compression means which can be expressed in a class with few patterns of a signal wave form will be formed. For example, compression means such as DPCM (Differential Pulse Code Modulation) and VQ (Vector Quantization) may be used.

[0110] In explanation of an example mentioned above in order to compute a motion parameter, compute inter-frame difference of SD picture element data and although threshold processing is performed, average value of the absolute value. It is also possible to compute data which may not necessarily be this technique. For example, was normalized by breaking time subtraction by space difference to move by performing threshold processing to that normalized data further and to consider it as a parameter.

[0111]

[Effect of the Invention] Since picture element data will be predicted by the estimated calculation of a long tap if it depends on this invention the accuracy of prediction can be improved. In the edge part which adjoined the flat part which image quality deterioration tends to produce and which does not almost have a luminance change by performing estimated calculation which used the short tap image quality deterioration can be prevented and \*\* can also raise the conversion performance to a picture substantially when performing estimated calculation of a long tap.

[0112] In a product sum operation circuit with several inputs from which tap numbers differ if it depends on this invention since tap numbers required for data with most tap numbers are unnecessary to the input of a multiplier the hardware scale of a multiplier memory and a sum-of-products machine is deleted substantially and the whole hardware scale can be reduced like before. And by the effect of a tap degeneration arithmetic circuit the performance of a long tap is not much degraded and can perform the optimal filter arithmetic for image quality.

---

## DESCRIPTION OF DRAWINGS

---

[Brief Description of the Drawings]

[Drawing 1] It is a block diagram of one example of the image information converter concerning this invention.

[Drawing 2] It is an approximate line figure for explaining the physical relationship of SD data and HD data.

[Drawing 3] It is an approximate line figure for explaining the physical relationship of SD data and HD data.

[Drawing 4] It is an approximate line figure for explaining the data used for a tap preference parameter calculation circuit.

[Drawing 5] It is an approximate line figure for explaining the data used for a space class classification.

[Drawing 6] It is an approximate line figure for explaining the data used for motion class sorting.

[Drawing 7] It is an approximate line figure for explaining the pixel used for the estimated calculation for long tap processing.

[Drawing 8] It is an approximate line figure for explaining the pixel used for the estimated calculation for short tap processing.

[Drawing 9] It is an approximate line figure used for explanation of the switch circuit concerning this invention.

[Drawing 10] It is a block diagram of one example when creating the compensation table concerning this invention.

[Drawing 11] It is an example of long / short tap product sum operation circuit.

[Drawing 12] It is an example of long / short tap product sum operation circuit.

[Drawing 13] It is one example of long / short tap product sum operation circuit of

this invention.

[Drawing 14] It is a circuit diagram of one example of long / short tap determining circuit concerning this invention.

[Drawing 15] It is a circuit diagram of the conventional image information converter.

[Drawing 16] It is a circuit diagram of the important section of the conventional image information converter.

[Drawing 17] It is a block diagram of the conventional image conversion device.

[Drawing 18] It is a block diagram when creating the compensation table concerning the conventional image conversion device.

[Description of Notations]

2461112 [ ... A motion class determining circuit8 / ... A class code generation circuit 910 / ... A ROM table1314 / ... An estimation arithmetic circuit15 / ... Switch circuit ] ... A field logging circuit3 ... A tap preference parameter calculation circuit5 ... An ADRC circuit7

---